DSP控制器原理与应用张小鸣CPU结构和存储器配置.pptVIP

第2章CPU结构和存储器配置 本课件主要内容 2.1 TMS320C2xx系列DSP结构 2.2 C2??的总线结构 2.3 C2??系列CPU结构 2.4 C2??存储器和I/O空间 2.5 程序控制 2.2 C2??的总线结构 I/O空间从0000~FEEFH字可以用于扩展外部设备 ‘C24?具有8级深度的硬件堆栈，即有8个字容量 堆栈溢出不会有任何错误提示 用户可以用两组指令访问堆栈： 1）? PUSH和POP指令 PUSH指令将累加器ACC的低位字压入栈顶； POP指令将栈顶的数值弹出到ACC低位字。 2）? PSHD和POPD指令 PSHD指令允许用户将数据存储器中的数据压入栈顶; POPD指令把数据从栈顶弹出至数据存储器。 2．微堆栈 在执行某些指令之前，程序地址产生逻辑使用1个字的微堆栈（MSTACK）存储返回地址（PC） 指令执行完后，MSTACK的值被弹出并送到PC MSTACK操作对用户是不可见的，MSTACK只能被程序地址产生逻辑使用。 小 结 本章简单介绍了C2XX的结构框架 CPU结构 存储器组织形式 C2XX各片内外设模块在7、8、9章详细介绍 信号 说明大多数的DSP片外仍然是单套总线 地址信号：A15~A0 数据信号：D15~D0 控制信号： 16位外部地址总线 16位双向数据