DSP控制器原理与应用张小鸣CPU结构和存储器配置.ppt

第2章CPU结构和存储器配置 本课件主要内容 2.1 TMS320C2xx系列DSP结构 2.2 C2??的总线结构 2.3 C2??系列CPU结构 2.4 C2??存储器和I/O空间 2.5 程序控制 2.2 C2??的总线结构 I/O空间从0000~FEEFH字可以用于扩展外部设备 ‘C24?具有8级深度的硬件堆栈，即有8个字容量 堆栈溢出不会有任何错误提示 用户可以用两组指令访问堆栈： 1）? PUSH和POP指令 PUSH指令将累加器ACC的低位字压入栈顶； POP指令将栈顶的数值弹出到ACC低位字。 2）? PSHD和POPD指令 PSHD指令允许用户将数据存储器中的数据压入栈顶; POPD指令把数据从栈顶弹出至数据存储器。 2．微堆栈 在执行某些指令之前，程序地址产生逻辑使用1个字的微堆栈（MSTACK）存储返回地址（PC） 指令执行完后，MSTACK的值被弹出并送到PC MSTACK操作对用户是不可见的，MSTACK只能被程序地址产生逻辑使用。 小 结 本章简单介绍了C2XX的结构框架 CPU结构 存储器组织形式 C2XX各片内外设模块在7、8、9章详细介绍 信号 说明大多数的DSP片外仍然是单套总线 地址信号：A15~A0 数据信号：D15~D0 控制信号： 16位外部地址总线 16位双向数据总线 程序存储器选择信号，当从外部程序存储器读取指令时该信号有效 I/O空间选择信号，当访问外部I/O接口时该信号有效 数据存储器选择信号，当访问外部局部或全局数据存储器时该信号有效 当DSP访问外部程序、局部或全局数据存储器以及I/O空间时，该信号有效 外围设备就绪信号，当该READY为低电平，CPU处于等待状态直到变高 读写信号，通常为高电平读模式，仅在执行写操作时为低电平 为R/W的非信号，通常用该信号直接连接到外围设备输出使能端 写使能信号，外围设备在信号上沿锁定数据。信号在写所有外围设备（存储器和I/O）时有效。通常直接和外部芯片的写允许端相连 READY 存储器扩展 外部存储器接口 信号 外部程序存储器接口 2.5 程序控制 1．堆栈 PUSH POP * DSP控制器原理及应用 * DSP控制器原理及应用 2.1 TMS320LF2407A DSP结构 功能框图（见教材P21） 2.1.1 TMS320LF2407A的硬件结构特点 (1)含有两个事件管理器EVA和EVB。每个事件管理器又包含有两个16位的通用定时器、8个PWM通道、可编程的PWM死区控制、3个捕获单元、正交编码脉冲电路等。 (2)采用静态CMOS技术，使得供电电压降为3.3V，40MIPS的执行速度使得频率在40MHz时指令周期缩短25ns。 (3)含有可扩展的192KB字外部存储器空间，其中64KB程序存储器空间，64KB数据存储器空间，64KB I/O寻址空间。 (4)基于TMS320C2xxDSP芯片的内核，保证了TMS320LF240x的代码与TMS320系列的其他DSP芯片代码兼容。 退出 2.1 TMS320LF2407A DSP结构 (5)含有高达32KB字的Flash程序存储器，2.5KB的数据/程序RAM，544B的双口RAM和2KB的单口RAM。 (6)含有可实现半双工或全双工通信的串行通信接口(SCI)模块。 (7)含有可单独编程或复用的通用输入/输出引脚共41个。 (8)含有两个电动机驱动保护中断、复位中断和两个可屏蔽外部中断。 (9)含有16位的串行外设(SPI)接口模块，提供了一个高速同步串行总线，可与带有SPI接口的芯片连接。 (10)含有3种低功耗模式的电源管理。 (11)含有一个看门狗定时器模块。 退出 (12)含有基于锁相环的时钟发生器。 (13)它的10位A/D转换器最小转换时间为500ns，可选择由两个事件管理器来触发两个8通道输入A/D转换器或一个16通道输入的A/D转换器。 (14)含有控制器局域网络(CAN)2.0B模块。 退出 2.1.2 TMS320LF240x的引脚说明 在TMS320LF240x系列的DSP中，不同型号芯片的引脚数是不同的。 TMS320LF2407A的引脚是该系列芯片的一个超集，即TMS320LF2407A涵盖了其他芯片的所有引脚。 退出 TMS320LF240系列引脚图 TMS320LF2407A共有144个引脚，可分为以下几类： 事件管理器A(EVA)引脚； 事件管理器B(EVB)引脚； 模数转换器(ADC)引脚； 通信模块(CAN/SPI/SCI)引脚； 外部中断与时钟引脚； 振荡器/PLL/FLASH/引导程序及其他引脚；