数字电路及数字系统设计五终稿.pptVIP

第五章 时序逻辑电路 同步十进制加法计数器74LS160的逻辑图 74160的功能表与74161的功能表相同 b)．同步十进制减法计数器 从同步二进制减法计数器基础上演变而来．主要在于实现如何使0000状态减1后跳变为1001状态． 其驱动方程和状态方程如下： T0=1 T1=Q0 (Q1Q2Q3) T2=Q0Q1(Q1Q2Q3) T3=Q0Q1Q2 Q0n+1=Q0 Q1n+1=Q0 (Q2+Q3) Q1+Q0 Q1 Q2n+1=(Q0Q1Q3)Q2+(Q0+Q1) Q2 Q3n+1=(Q0Q1Q2)Q3+ (Q0+Q1+Q2)Q3 状态转换表： 单时钟同步十进制可逆计数器74LS190的逻辑图 当加／减控制信号U/D=0时做加法计数； 当U/D=1时做减法计数 二、异步计数器： 1．异步二进制计数器：采用从低位到高位逐位进位的方式工作。 由T′触发器构成，只需将低位触发器的Q端接至高位触发器的时钟输入端就行了。 由时序图可见，触发器输出端状态的建立要比CP下降沿滞后一个传输延迟时间。 用上升沿触发的T′触发器同样可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改由Q端输出。 由T′触发器组成的异步二进制减法计数器 异步二进制加法和减法计数器都是将低位触发器的一个输出端接到高位触发器的时钟输入端而构成。采用下降沿动作的T′触发器时，加法计数器以Q端为输出端，减法计数器以