基于51单片机课的16路抢答器程设计讲义.docxVIP

基于单片机的16路抢答器课程设计 姓名： 王文杰 黄祥 班级： 1421202 学号: 201420120201 201420120204 专业： 测控技术与仪器 基于单片机的16路抢答器课程设计 摘要 本次课程设计通过对16路抢答器的研究与分析，了解抢答器的工作原理，以AT89C51微处理器作为主要模块、数码管做为显示模块组成的用于表决选择的抢答器。本文主要介绍AT89C51微处理器、数码管等电子元器件的相关功能及其应用。合理选取AT89C51系列集成电路芯片通过划分功能模块完成抢答部分与显示部分的电路设计，结合实际应用与理论设计，通过16个按键开关来摸拟16路选手的抢答，开始键按下，则进入到16个按键的扫描中。通过数码管来显示抢答选手的号数。 关键词：抢答器，集成芯片，AT89C51 设计方案 一 硬件设计方案 抢答器由基本电路和扩展电路两部分组成。基本电路完成基本的抢答功能，即抢答开始后，当选手按下抢答键，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。根据课程设计要求可以大概构思出硬件电路图：数码管与单片机的P0口的低八位相连接；P3口接16个按键。 用以AT89C51为核心的单片机控制方案，通过相应的程序，并通过按键来进行电平识别，再由单片机输出相应的程序，并将相应数值通过数码来显示。用单片机来制作的抢答器，硬件电路比较简单，容易明白，且成本相对较低。 二 硬件电路设计 1 微处理器AT89C51简介 AT89C51是一种带4K字节FLASH存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS 8位微处理器，俗称单片机。外形及引脚排列如图3-1所示。 图3-1 AT89C51逻辑符号 2管脚说明 VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须接上拉电阻。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（计时器0外部输入） P3.5 T1（计时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 /PS