04半导体存储器教案.ppt

字扩充与片选信号 存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 这种扩充简称为“地址扩充”或“字扩充” 演示 地址扩充（字扩充） 片选端 D7～D0 A19～A10 A9～A0 （2） A9～A0 D7～D0 CE （1） A9～A0 D7～D0 CE 译码器 0000000001 0000000000 一个实际的存储体往往需要位扩充与字扩充 组建存储体的步骤： （1）计算出所需的芯片数 （2）构成数据总线所需的位数和系统所需的容量 （3）控制线，数据线，地址线的连接 （4）片选信号设计： 存储体的组成与片选信号设计 线选译码 局部译码 全局译码 例：采用Intel 2114（1024×4位），2KB RAM共需要4片该芯片 2114 图4-11 用2114组成2K×8位RAM（P132） 用2114芯片组成4K RAM线选译码结构图 用2114芯片组成4K RAM 2114 地址分配 用2114芯片组成4K RAM局部译码结构图 译码器 地址分配 用2114芯片组成4K RAM全局译码结构图 用全局译码方式，地址是连续的 6264全译码 6264 将8K×8的6264与8088相连接，利用74LS138构成全地址译码片选信号。 138 组合控制信号 6116 用6116芯片构成一个4KB的存储器，要求其地址范围在78000H—78FFFH之间 用8256存储器芯片构成1MB的存储器。 8256为256K×8bit的SRAM芯片，其外部引脚图如图所示。 用8256存储器芯片构成1MB的存储器。 8256为256K×8bit的SRAM芯片，其外部引脚图如图所示。 8086CPU与内存单元的连接 8086存储体的组织 00001H ? ? 00000H 00003H ? ? 00002H 00005H ? ? 00004H ? 512K×8（位） 512K×8（位） ? ? ? 高字节存储体 ? 低字节存储体 ? ? (奇地址存储体) (偶地址存储体) ? ? （A0=1） （A0=0） ? FFFFDH ? ? FFFFCH FFFFFH ? ? FFFFEH 图2-5 8086存储器的分体结构 (P36) BHE与A0的组合控制 BHE A0 组合操作功能 0 0 同时访问两个存储体，读/写一个规则字 0 1 只访问奇地址，读/写高字节 1 0 只访问偶地址，读/写低字节 1 1 无操作 表2-5 （P37） D15-D8 奇地址存储体 SEL A19-A1 D7-D0 偶地址存储体 SEL A19-A1 D7-D0 D15-D8 A19-A1 BHE A0 图2-6 两个存储体与总线的连接 （P37） 2142 2142为1K×4芯片，要组成2KB的存储器需4片。 A0与BHE配合形成奇偶地址选择（P37）实现在数据线上传送一个字或一个字节。 用2142组成2KB存储器。 2732为8K×8芯片 SRAM芯片2114 存储容量为1024×4 18个引脚： 10根地址线A9～A0 4根数据线I/O4～I/O1 片选CS* 读写WE* 1 2 3 4 5 6 7 8 9 18 1716 15 14 13 12 11 10 Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE* A6 A5 A4 A3 A0 A1 A2 CS* GND 工作方式 CS* WE* I/O4～I/O1 未选中 读操作 写操作 1 0 0 × 1 0 高阻 输出 输入 SRAM芯片6264 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CS1*、CS2 读写WE*、OE* +5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 工作方式 CS1* CS2 WE* OE* D7～D0 未选中 未选中 读操作 写操作 1 × 0 0 × 0 1 1 × × 1 0 × × 0 1 高阻 高阻 输出 输入 E3 E2 E1 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ＋5V A2 A1 A0 74LS138连接示例 DRAM