微机原理与接口技术第2章题稿.ppt

微机原理与接口技术 第二章 微型计算机中的微处理器 第二章 微型计算机中的微处理器 内容： ? 8086/8088 CPU的编程结构 ? 8086／8088 CPU的引腿信号和工作模式 ? 寄存器结构 ? 8086／8088的存储器组织 ? 8086的I／O组织 ? 8086／8088微处理器典型时序分析 2、程序执行过程 设程序的指令代码已存放在存贮器中。为执行程序，CPU按照时钟节拍，产生一系列控制信号，有规则地重复进行以下过程。 （1）BIU从存贮器中取出一条指令存入指令队列。 （2）EU从指令队列取指令并执行指令。BIU利用 总线空闲时间，从内存取第二条指令或取第 三条指令存入指令队列。 （3）EU执行下一条指令。如果前面一条指令有写 存贮器的要求，则通知BIU把前条指令结果写 到存贮器中，然后再取指令存入指令队列。 （4）如指令执行要求读取操作数，由BIU完成。 （5）EU执行再下一条指令，返回（1）处继续执行上述 操作过程。 所以，程序的执行过程就是CPU取指令、分析指令、执行指令，再取指令这样一个循环重复过程。 在指令执行过程中，利用EU分析指令操作码和执行指令时不占用总线操作时间的特点，BIU自动地通过总线读取存贮器中的指令码存入BIU指令队列，从而使BIU与EU并行工作，提高CPU执行指令的速度。 一、最大和最小工作模式 最小工作模式：指系统中只有8086／8088一个微处理器，构成小规模的应 用系统。最小模式也称单处理器模式。 在最小模式系统中，所有的系统总线信号都直接由8086／8088CPU产生。 最大工作模式：指系统中包含有两个或两个以上的微处理。一个为主处 理器（8086／8088CPU），其他的称为协处理器，协助 主处理器工作。构成较大规模的应用系统。 常与主处理器8086／8088CPU配合的协处理器：一个是专用于数值运算的协处理器8087；另一个是专用于输入／输出操作的协处理器8089。 最大模式是一个多处理器系统，需要解决主处理器和协处理器之间的协调工作问题和对系统总线的共享控制问题。 二、8086／8088CPU的引腿信号和功能 8088/8086 CPU的引脚 （3） （Interrupt Acknowledge）中断响应信号，输出、三态、低电平有效 是对中断请求信号INTR的响应。CPU在整个中断响应周期内发出两个连续的 负脉冲，第一个负脉冲是通知请求中断的外设，其发出的中断请求已得到响应，外设接口收到第二个负脉冲后，向数据总线上送中断类型码， 信号通常用来作为读取中断类码的选通信号。 Intel 8282 8位双向缓冲器 控制端连接在一起, 低电平有效 可以双向导通 输出与输入同相 OE＝0，导通 T＝1 A→B T＝0 A←B OE＝1，不导通 每一位都是一个双向三态门， 8位具有共同的控制端 Intel 8286 四、最大模式 1、信号引腿 （1）QS1，QS0（Instruction Queue Status）指令队列状态信号，输出。 信号QS1，QS0的组合用来指示CPU内的指令队列的当前状态，以便外 部对CPU内指令队列的动作跟踪。 （2） ， ， （Bus Cycls Status）总线周期状态信号输出。 状态信号的不同组合，指出CPU在当前总线周期所进行的操作类型。最 大模式中，总线控制器8288利用这些状态信进行组合，产生访问存储器 和I／O端口的控制信号。 （3）RQ/GT0， RQ/ GT1（Request/Grant）总线请求信号输入／总线请求允许信号， 输出。 在最大模式系统中，主CPU和其他协处理器间交换总线使用权的联络控 制信号。GT0 的优先级高于GT1 。 （4） （lock）总线封锁信号，输出。 有效时，表明此时CPU不允许其他总线主模块占用总线。在DMA期间， 被置为高阻抗状态。 2、系统配置 8086在最大模式下的系