集成CMOS四象限模拟乘法器.pdfVIP

2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 集成CMOS四象限模拟乘法器 霍明学刘晓为谭晓昀王永刚任连峰 哈尔滨工业大学MEMs中心，150001哈尔滨 摘要：本文设计了一种CMOS型四象限模拟乘法器，乘法器采用有源衰减器结合吉尔伯 特单元结构，利用基于CSMC的0．6微米n阱2p2m工艺SPICE BSIM3V3 MOS模型(LEVEL=49) 进行仿真，采用单电源5V电压供电。利用HSPICE仿真并给出了仿真的结果及版图实现。 关键词：模拟乘法器；吉尔伯特单元；HSPICE A integrated four quadrant CMOS analog multiplier Abstract：A four quadrant CMOS analog multiplier iS presented．It consists of active attenuator and GiIbert cell．The simulation results based on CSMC 0．6um n well 2p2m process SPICE BSIM3v3 MOS model(LEVEL=49)at 0～5v power supply．The simulation results and layout are given． Key words：Analog Multip