’Cx的外部总线.pptVIP

第2章 TMS320C54x的硬件结构 存储器写—写—读操作时序图 写 读 写 CLKOUT 地址 数据 R/W PS，DS MSTRB IS 第2章 TMS320C54x的硬件结构 1．存储器寻址时序 当 MSTRB 由低变高后，写操作的地址线和数据线继续保持约半个周期的有效。 当R/W改变时，在每一个写周期结束瞬间MSTRB变为高电平，以防止存储器被再次改写。 每次存储器写操作需要2个机器周期，而仅随其后的读操作也需要2个周期。 第2章 TMS320C54x的硬件结构 2．I/O寻址时序图 在没有插入等待周期的情况下，对I/O设备读/写操作时，分别需要占用2个周期。 通常情况下，地址线变化发生在CLKOUT的下降沿。只有当I/O寻址之前是一次存储器寻址，则地址总线的变化发生在上升沿。 IOSTRB的低电平发生在时钟的上升沿到下一个上升沿之间。 第2章 TMS320C54x的硬件结构 无插入等待周期的I/O读—写—读操作时序图 I/O读 I/O读 I/O写 CLKOUT R/W IOSTRB 地址 数据 IS 在无插入等待周期的情况下，I/O的读/写操作分别需要2个时钟周期。 第2章 TMS320C54x的硬件结构 插入一个等待周期的I/O口读—写—读操作时序图 每次进行I/O口读/写操作时都将