三态门电路实验报告.docxVIP

实验二（1） 三态门电路设计班级 姓名 学号 一、实验目的熟悉QuartusII仿真软件的基本操作，并用VHDL/Verilog语言设计一个三态门。二、实验内容1、熟悉QuartusII软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、波形设计）2、用VHDL语言设计一个三态门，最终在FPGA芯片上编程指令译码器，并验证逻辑实现。三、实验方法实验方法：采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。实验步骤：新建，编写源代码。(1).选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为stm）-【next】（设置文件名zlym.vhd—在【add】）-【properties】（type=AHDL）-【next】（family=FLEX10K；name=EPF10K10TI144-4）-【next】-【finish】 (2).新建：【file】-【new】（第二个AHDL File）-【OK】2、写好源代码，保存文件（stm.vhd）。3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。4、波形仿真及验证。新建一个vector waveform file。按照程序所述插入EN,A以及dataout)四个节点（EN,A为输入节点，dataout为输出节点）。(操作为：右击 -【insert】-【insert node or bus】-【node finder】（pins=all；【list】）-【】-【ok】-【ok】)。任意设置EN,A的输入波形…点击保存按钮保存。然后【start simulation】，出name dataout的输出图。5、时序仿真。暂时不知道什么是时序仿真6、FPGA芯片编程及验证选择pins，连接计算机到实验箱，操作。四、实验过程编译过程a）源代码如图（VHDL设计）b)编译、调试过程确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有四个警告，文件编译成功。c)结果分析及结论结果正确，波形仿真a)波形仿真过程（详见实验步骤）b)波形仿真波形图c)结果分析及结论0-10ns：EN=0 A=0 dataout=z10-20ns: EN=0 A=1 dataout=z20-30ns: EN=1 A=1 dataout=130-40ns: EN=1 A=0 dataout=0通过波形图可以得出实验结果正确时序仿真时序仿真过程做好上述步骤后，编译【classic timing analysis】-在compilation report中选择【timing analysis】-【tpd】（引脚到引脚的延时）b)时序仿真图结果分析及结论A引脚到dataout引脚的实际p2p时间为6.568ns，二EN引脚到dataout引脚的实际p2p时间为6,542ns。A比EN慢0.026ns，可由于结果是由时间长的那个决定，故整体为6.568ns。tpd (引脚到引脚的延时)Programming芯片编程芯片编程过程写好代码和得到波形图后，【Assignments】-【Pins】-连接端口。设置好两入一出（如Input: pin_87 Input: pin_88, Output: pin_06）,从计算机连接数据线到EPF10K20TI144_4的FPGA试验箱。连接电源，开始按开关。找到pin 87,88,06的位置，改变87，88的开关状态（开，开）、（关，开）、（开，关）、（关，关）。看06灯的亮熄情况并记录。b)编程芯片验证结果ENAOUT00Hi-Z01Hi-Z1001100代表不灯亮，1代表灯亮。c)结果分析与结论由逻辑关系得的上述结果。结果正确。五、实验结论（实验总结与实验心得）第二次实验使用这个软件明显熟练了，而且对时序仿真与波形仿真有了初步认识。实验二（2）2选1多路复用器班级 计科1504 姓名 张洁 学号 201508010402一、实验目的熟悉QuartusII仿真软件的基本操作，并用VHDL/Verilog语言设计一个三态门。二、实验内容1、熟悉QuartusII软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、波形设计）2、用VHDL语言设计一个2选1多路复用器，最终在FPGA芯片上编程指令译码器，并验证逻辑实现。三、实验方法实验方法：采用基于