实验六 数据选择器及应用(附件).doc

实验六 数据选择器及应用(附件).doc

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验六 数据选择器及应用 一、实验目的 1、掌握数据选择器的工作原理及逻辑功能。 2、熟悉74LS153和74LS151的管脚排列和测试方法。 3、学习用数据选择器构成组合逻辑电路的方法。数据选择器数据选择器数据选择器、实验原理 数据选择器又称多路转换器或多路开关,其功能是在地址码(或叫选择控制)电位的控制下,从几个数据输入中选择一个并将其送到一个公共输出端。数据选择器的功能类似一个多掷开关,如图3.6.1所示,图中有四路数据D0 ~ D3通过选择控制信号A1、A0(地址码)从四路数据中选中某一路数据送至输出端Y。 一个n个地址端的数据选择器,具有2n个数据选择功能。例如:数据选择器(74LS153),n = 2,可完成四选一的功能;数据选择器(74LS151),n = 3,可完成八选一的功能。 1、双四选一数据选择器74LS153 所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。集成芯片引脚排列如图3.6.2,功能如表3.6.1所示。 表3.6.1 74LS153功能表 输 入 输 出 A1 A0 Y 1 × × 0 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 图3.6.2 74LS153引脚排列 、为两个独立的使能端;A1、A0为公用的地址输入端;1D0~1D3和2D0~2D3分别为两个4选1数据选择器的数据输入端;Q1、Q2为两个输出端。 (1)当使能端()=1时,多路开关被禁止,无输出,Q = 0。 (2)当使能端()=0时,多路开关正常工作,根据地址码A1、A0的状态,将相应的数据D0~D3送到输出端Q。 如:A1A0=00 则选择DO数据到输出端,即Q = D0。 A1A0=01 则选择D1数据到输出端,即Q=D1,其余类推。 数据选择器的用途很多,例如多通道传输,数码比较,并行码变串行码,以及实现逻辑函数等。 2、八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器,集成芯片引脚排列如图3.6.3,功能如表3.6.2所示。 选择控制端(地址端)为A2~A0,按二进制译码,从8个输入数据D0~D7中,选择一个需要的数据送到输出端Q,为使能端,低电平有效。 输 入 输 出 S A2 A1 A0 Y Y 1 × × × 0 1 0 0 0 0 D0 D0 0 0 0 1 D1 D1 0 0 1 0 D2 D2 0 0 1 1 D3 D3 0 1 0 0 D4 D4 0 1 0 1 D5 D5 0 1 1 0 D6 D6 0 1 1 1 D7 D7 表3.6.2 74LS151功能表 图3.6.3 74LS151引脚排列(1)使能端=1时,不论A2 ~ A0状态如何,均无输出(Q=0,=1),多路开关被禁止。 (2)使能端=0时,多路开关正常工作,根据地址码A2、A1、A0的状态选择D0 ~ D7中某一个通道的数据输送到输出端Q。 如:A2A1A0=000,则选择D0数据到输出端,即Q=D0。 如:A2A1A0=001,则选择D1数据到输出端,即Q=D1,其余类推。 3、数据选择器的应用 数据选择器的应用很广,它可以作二进制比较器、二进制发生器、图形发生电路、顺序选择电路等。在应用中,设计电路时可以根据给定变量个数的需要,选择合适的多路选择器来完成,具体设计步骤如下: (1)根据所给出组合逻辑函数的变量数,选择合适的多路选择器。一般是两个变量的函数选双输入多路选择器,三变量的函数选四输入多路选择器,四变量的函数选八输入多路选择器……。 (2)画出逻辑函数的卡诺图,确定多路选择器输入端和控制端与变量的连接形式,画出组合电路图。 例1:用双四选一数据选择器74LS153实现一位全加器。 解:根据全加器真值表,可写出和S,高位进位CO的逻辑函数,分别为: A1A0作为两个输入变量,即加数和被加数A、B,D0~D3为第三个输入变量,即低位进位CI,1Y为全加器的和S,2Y全加器的高位进位CO,则可令数据选择器的输入为: 其逻辑电路如图3.6.4所示。 图3.6.4 用74LS153实现全加器逻辑图 例2:用8选1数据选择器74LS

文档评论(0)

xuefei111 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档