嵌入式处理器中的寄存器堆延迟写回技术.pdfVIP

第21卷第8期 计算机辅助设计与图形学学报 V01．21，No．8 2009年8月 JOURNAL OF COMPUTER—AIDED DESIGNCOMPUTER GRAPHICS Aug．，2009 嵌入式处理器中的寄存器堆延迟写回技术 凡启飞1’2’ 张 戈2’3’ 徐翠萍2矗’ I’(中国科学技术大学计算机科学技术系 合肥230027) 2’(中国科学院计算机系统结构重点实验室北京 100190) ”(中国科学院计算技术研究所北京100190) (qffan@mail．uStC．edu．cn) 摘 要 为了降低嵌入式处理器巾寄存器堆的功耗，提出一种基于限制取指的寄存器堆延迟写回技术．对于嵌入式 处理器，传统的寄存器堆延迟写回技术带来的效果并不明显，文巾根据处理器前端比后端快的特点，采用限制取指 技术提高寄存器堆延迟写回的效果，不仅大幅度地消除了对寄存器堆不必要的写操作，同时也降低了处理器前端的 功耗．FPGA平台上的实验结果表明：在不影响程序性能的情况下，应用该技术后，EEMBC程序对定点寄存器堆的 写操作减少了35％，对ICache的访问减少了15％，且没有额外的开销． 关键词嵌入式处理器；寄存器堆；限制取指；延迟写回 中图法分类号TP302 Register File Delay‘Writeback in Embedded Microprocessors Fan Qifeil·2’ Zhang Ge2’3’ Xu Cuipin923’ n(Department of Computer Science and Technology，University of Science and Technology of China，Hefet 230027) 2’(Key Laboratory of Computer System and Architecture，Chinese Academy of Sciences，BeOing 100190) 3’(Institute of Computing Technology，Chinese Academy of Sciences，Beijing 100190) Abstract To reduce the power consumption of register file in embedded microprocessors，a register file delay-writeback technique based on fetch—throttling is proposed．Due to the fact that the front—end is faster than the back-end in microprocessors，traditional register file delay-writeback techniques are not effective．Our method improves the efficiency greatly through fetch—throttling．Not only the redundant writes to register file are reduced，but also the power of processor front—end is reduced．The experimental results on FPGA show that the proposed technique reduced 35％writes to register file and 15％accesses to ICache for EEMBC programs with little performance loss and no additional overhead． Key words embedded processor；register file；fetch throttling；delay—writeback 随着电子设备应用的日益广泛，嵌入式处理器 在功耗受限的情况下对性能的需求越来越高，如何 设计便携性强、高性能、低功耗的嵌入式处理器是当 前面临的一个严峻挑战．为了降低处理器的功耗，研 究人员在系统软件、微处理器结构、电路、工艺等各 个层次进行了相应的研究，其中微处理器结构级的 功耗优化是体系结构领域的研究热点，它针对处理 器内部结构的各个部分(如Cache、旁路转换缓冲 (translation lookaside buffer，TLB)、寄存器堆、分 支预测器、Load／Store队列、发射逻辑等)进行改进， 收稿日期：2008?08 27；修回日期：2008—11一12．基金项目：国家“九七三