第四章常用半导体器件原理课题.pptVIP

四、直流偏置下晶体管的工作状态分析 1）根据外电路电源极性判断发射结是正偏还是反偏。 若反偏或正偏电压小于|UBE(on)|，晶体管截止，IB、IC、IE均为零，外电路决定UBE、UCE和UCB。 2）若发射结的正偏电压达到|UBE(on)| ，则晶体管处于饱和或放大区，再判断集电结正偏还是反偏。 集电结反偏，则为放大状态，UBE= UBE(on)，外电路决定IB，IC=βIB，IE=IC+IB，极电流和外电路计算UCB和UCE。 3）若集电结正偏，晶体管处于饱和状态，则UBE= UBE(on)， UCE= UCE(sat)， UCB= UCE- UBE，再由极间电压和外电路计算IB、IC和IE。 例4.4.1 晶体管电路如图。 UBE(on)=0.6V，β=50。当输入电压Ui分别为0V、3V和5V，分析晶体管的工作状态。 60k 4k － V IB IE IC RB RC UCC 12V Ui 解： 1、Ui=0V，晶体管截止 IC=0，Uo=UCC-ICRC=12V 2、Ui=3V，晶体管放大或饱和 设晶体管放大，则： 3、Ui=5V 晶体管饱和，Uo=UCE(sat) 集电结反偏，晶体管处于放大状态，Uo=UC=4V。 例4.4.2 晶体管电路如图。 UBE(on)=-0.7V，β=50。判断晶体管的工作状态，计算IB、IC和UCE。 解： PNP型晶体管 晶体管处于放大或饱和状态 RC RB 200k 2k IC IB IE UCC -12V RE 2k 集电结反偏，晶体管处于放大 利用晶体管的电流方程和极电流关系，运放的虚短和虚断。 五、晶体管应用电路 1、对数和反对数电路 － ui IC R + - uo － ui IC R + - uo 对数和反对数电路是非线性电路，故不适用叠加原理。 2、β测量电路 U1 IC R1 + - Uo + - V R2 IB U2 晶体管的β为： 3、恒流源电路 UCC R1 - + 12V 1k Io VDZ R2 300 4.5 场 效 应 管 一、结型场效应管 (Junction Field Effect Transistor 简称JFET) 源极 S 栅极 漏极 G D 导电沟道 N P+ P+ PN结 N沟道JFET及其符号 源极 S 栅极 漏极 G D 导电沟道 P N+ N+ PN结 P沟道JFET及其符号 1、工作原理 S N P+ P+ D G UDS UGS=0 ，沟道最宽，IDmax UGS ID UDS UGS S N P+ P+ D G ID UGS负增 ，沟道变窄，ID↙ UDS UGS S N P+ P+ D G ID=0 UGS=UGS(off) ，沟道断开 UDS UGS S P N+ N+ D G ID UGS正增 ，沟道变窄，ID↙ UDS UGS S P N+ N+ D G ID=0 UGS=UGS(off) ，沟道断开 UGS=0 ，沟道最宽，IDmax S P N+ N+ D G UDS UGS ID 结论： a、栅源电压UGS的变化，将有效地控制漏极电流的变化； b、不论N或P沟道，由于PN结反偏，栅极电流IG≈0， JFET输入阻抗很大。 2、特性曲线 uGS=0V -0.5V -1V -1.5V -2V -2.5V uDS/V iD/mA 0 5 10 15 20 uDS/V 0 5 10 15 20 1 2 3 4 可 变 电 阻 区 恒 流 区 击 穿 区 UDG=-UGS(off) UGS=UGS(off) N沟道JFET输出特性 iD/mA uDS/V 0 -5 -10 -15 -20 -1 -2 -3 -4 - UGS=UGS(off) 击 穿 区 恒 流 区 可 变 电 阻 区 UDG=-UGS(off) P沟道JFET输出特性 a、恒流区 当|uGS|| UGS(off) |，且|uDG|= |uDS-uGS| | UGS(off) |时，工作点进入恒流流区，恒流区内 uGS 对 iD 的控制能力很强，二者为平方律关系。对固定的 uGS，uDS 变化时，iD 的改变很小。 当|uDG| | UGS(off) |时，在靠近漏极处，PN结变厚，导电沟道被局部夹断，称为预夹断。如图所示。 UDS UGS S N P+ P+ D G ID N沟道JFET预夹断 UDS UGS S P N+ N+ D G ID P沟道JFET预夹断 |uDS| 增大时，电压增量主要分布在局部预夹断区，对导电沟道的导电能力影响较小，因而 uDS 对 i