rs触发器解读.pptVIP

引言 触发器（Flip-Flop 简称FF）的特点： ——双稳态（0态和1态） ——有记忆能力（存储能力） ——结构中有反馈线 ——是“最小单元”的时序器件，是组成复杂时序系统的基础。 FF的分类 按结构分： 基本型、同步型、主从型、边沿型 按功能分： RSFF、DFF、TFF、JKFF 重点介绍： 基本RSFF、同步RSFF、同步DFF、同步TFF 主从DFF 边沿JKFF、边沿DFF 时序波形(设初态为0) 缺点:主从JK触发器的一次翻转 主从JK触发器虽然防止了空翻现象，但还存在一次翻转现象， 可能会使触发器产生错误动作，因而限制了它的使用。  所谓一次翻转现象是指在CP=1期间，主触发器接收了输入激励信号发生一次翻转后，主触发器状态就一直保持不变， 它不再随输入激励信号J、K的变化而变化。 例如，设 ，如果在CP=1期间J、K发生了多次变化，如图5-16所示。其中第一次变化发生在t1，此时J=K=1，从触发器输出Qn=0，因而RD主=KQn=1， ， 从而主触发器发生一次翻转，即 。在t2瞬间，J=0, K=1, ， ， 主触发器状态不变。由于CP=1期间Qn=0，图5-15中7门一直被封锁，RD主=1，因此t3时刻K变化不起作用， 一直保持不变。当CP下降沿来到时，从触发器的状态为 。这就是一次翻转情况，它和CP下降沿来到时由当时的J、K值(J=0, K=1)所确定的状态Qn+1=0不一致，即一次翻转会使触发器产生错误动作。 图 5-16 主从JK触发器的一次翻转 若是在CP=1时，J、K信号发生了变化，就不能根据CP下降沿时的J、K值来决定输出Q。这时可按以下方法来处理：  ① 若CP=1以前Q=0，则从CP的上升沿时刻起J、K信号出现使Q变为1的组合，即JK=10或11，则CP下降沿时Q也为1。 否则Q仍为0。  ② 若CP=1以前Q=1，则从CP的上升沿时刻起J、K信号出现使Q变为0的组合，即JK=01或11，则CP下降沿时Q也为0。 否则Q仍为1。  图5-17为考虑了一次翻转后主从JK触发器的工作波形， 它仅在第5个CP时没有产生一次翻转。 图 5-17 主从JK触发器的工作波形图 为了使CP下降时输出值和当时的J、K信号一致，要求在CP=1的期间J、 K信号不变化。但实际上由于干扰信号的影响，主从触发器的一次翻转现象仍会使触发器产生错误动作，因此主从JK触发器数据输入端抗干扰能力较弱。为了减少接收干扰的机会，应使CP=1的宽度尽可能窄。 3. 主从触发器的脉冲工作特性 主从触发器工作要求 ① 在CP上跳沿到达时，J、K信号已处于稳定状态，且在CP=1期间，J、K信号不发生变化； 另外,从CP上升沿抵达到主触发器状态变化稳定，需要经历三级与非门的延迟时间，即3tpd，因此要求CP=1的持续期tCPH≥3tpd。  ② CP由1下跳至0时，主触发器的状态转移至从触发器。从CP下跳沿开始，到从触发器状态转变完成，也需经历三级与非门的延迟时间，即3tpd，因此要求CP=0的持续期tCPL≥3tpd。此间主触发器已被封锁，因而J、K信号可以变化。 ③ 为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为 主从触发器在CP=1时为准备阶段。CP由1下跳变至0时触发器状态发生转移，因此它是一种脉冲触发方式。而状态转移发生在CP下降沿时刻。 5.6 边沿D触发器 同时具备以下条件的触发器称为边沿触发方式触发器(简称边沿触发器)： ① 触发器仅在CP某一约定跳变到来时，才接收输入信号； ② 在CP=0或CP=1期间，输入信号变化不会引起触发器输出状态变化。 因此，边沿触发器不仅克服了同步FF的空翻现象和主从FF的一次性变化问题,而且大大提高了抗干扰能力，工作更为可靠。  边沿触发方式的触发器有两种类型： 一种是维持—阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转； 另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。 1. 维持—阻塞式D触发器