模电_十进制同步减法计数器_序列信号发生器.docVIP

目 录 1 数字电子设计部分 1 1.1 课程设计的目的 1 1.2十三进制同步减法计数器设计的总体框图 1 1.3十三进制同步减法计数器设计过程 1 1.4序列信号发生器设计的总体框图 5 1.5序列信号发生器的设计过程 6 1.6组合逻辑电路设计的总体框图.................................9 1.7组合逻辑电路设计过程.......................................9 1.8设计的逻辑电路图.................................................10 1.9设计的电路原理图.................................................12 1.9.1实验仪器........................................................13 1.9.2实验结论........................................................13 1.9.3参考文献................................................14 2 模拟电子设计部分 14 2.1 课程设计的目的与作用 14 2.2 设计任务及所用multisim软件环境介绍 14 2.3反相比例运算电路.................................................15 2.4单限比较器........................................................17 2.5 长尾式差分放大电路..............................................18 2.6正弦波振荡电路....................................................21 3 总结和体会.............................................................23 参考文献 24 1 数字电子设计部分 1.1 课程设计的目的 1.加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。 2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。 3.检测自己的数字电子技术掌握能力。 1.2设计的总体框图 下图为十三进制同步减法计数器示意框图 图1.2.1 1.3设计过程 十三进制同步减法计数器 ，无效态为：0101，0100,0011 ①根据题意可画出该计数器状态图： 图 1.3.1 ②选择触发器，求时钟方程，画出卡诺图。 a.触发器：JK边沿触发器四个 b.时钟方程：由于是同步计数器，故CP0=CP1=CP2=CP3=CP c.卡诺图如下： 十三进制同步减法计数器次态卡诺图： Q1Q0 Q3Q2 00 01 11 10 1111 0000 XXXX 0001 XXXX XXXX 0110 0010 1011 1100 1110 1101 0111 1000 1010 1001 00 01 11 10 图1.3.2 Ⅰ次态Q3n+1的卡诺图： Q1Q0 Q3Q2 00 01 11 10 1 0 X 0 X X 0 0 1 1 1 1 0 1 1 1 00 01 11 10 图1.3.3 Ⅱ.次态Q2n+1的卡诺图： Q1Q0 Q3Q2 00 01 11 10 1 0 X 0 X X 1 0 0 1 1 1 1 0 0 0 00 01 11 10 图1.3.4 Ⅲ.次态Q1n+1的卡诺图 Q1Q0 Q3Q2