- 1、本文档共43页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电路[第11章节]演示课件2
本章要求: 1.掌握RLC电路产生谐振的条件; 当电路中包含储能元件时,由于容抗和感抗都是频率的函数,因此不同频率的正弦信号作用于电路时,即使其振幅和初相相同,响应的振幅和初相都将随之而变。电路响应随激励频率而变的特性称为电路的频率特性或频率响应。 由上章可知,对于线性网络,若激励为正弦信号,则响应为与激励同频的正弦信号。网络函数定义为响应相量与激励相量之比。 响应相量 激励相量 上式中,并未对信号的频率ω加以限制,说明H(jω)是频率ω的函数,所以又被称为网络的频率响应函数或网络的频率特性。 ︱H(jω)︱= f(ω) --- 幅频特性 φ(jω)= g(ω) --- 相频特性 2. 并联谐振电路的基本特性 1.并联谐振发生时,电路阻抗最大(导纳最小),且 呈纯电阻性; 2.并联谐振发生时,由于阻抗最大,因此当电路中 总电流一定时,电路端电压最大,且与电流同相。 3.并联时电感、电容支路出现过电流现象,其两支 路电流分别为电路总电流的Q倍。 证明如下。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 两支路电流: ωL -j 1 ωC j R IR · IL · IC · 很重要! Q为电路的品质因数: 与RLC串联谐振电路Q值定义不同。 由于Q可能较大,所以并联谐振 又称为电流谐振。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 3. 并联谐振电路的频率特性 并联谐振电路的电压幅频特性为: 并联谐振电路的相频特性为: RLC并联谐振电路 4 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 思考: 时 为什么是感性? I 问:在串联谐振电路中,何时电路呈感性、电阻性、容性? 并联谐振电路的谐振特性曲线为: 感性 容性 电阻性 并联电路 串联电路 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 4. 电源内阻对并联谐振电路的影响 并谐电路的信号源总 是存在内阻的,信号源内 阻将降低并谐回路的并联 等效电阻R值,从而使Q 值降低,选择性变差。 当并谐电路接入信号源后,阻抗变为 , 电路品质因数随之变为 , 低,电路的选择性变差,但是电路的通频带展宽。 结论: 并联谐振电路只适宜配合高内阻信号源工作。 显然品质因数降 ωL -j 1 ωC j R RS US · + - Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 右图所示为并联谐振电路 的形式之二,当电路出现总电 流和端电压同相位时,称电路发生并联谐振。 1. 并联谐振电路的谐振条件 L R C 并联谐振电路的复导纳: Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 若要并谐电路发生谐振,复导纳虚部应为零。即: 并谐电路中r很小,所以 r ωC -j 1 ωL j Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 由此可导出并谐条件为: 或 也与RLC串联谐振电路相同。 显然,并谐条件近似等于串谐条件。因此由同样大小 的L和C分别组成串、并谐电路时,两电路f0
文档评论(0)