原创力文档- 1、本文档共18页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电工电子工程基本ii4同步时序电路
数字逻辑与FPGA ——同步时序电路 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 内容 时序逻辑电路的结构及特点 时序逻辑电路逻辑功能的描述方法 同步电路逻辑功能的分析 计数器（二进制、十进制、N进制） 同步计数器的建模方法 参数化模块 实验任务 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 时序电路的一般化模型 基本概念 电路由组合电路和存储电路组成 电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关 组合电路 存储电路 Y1 Yr X1 Xi 输入信号 输出信号 存 储 电 路 的 输 入 输 出 状 态 Qr Q1 Z1 Zj Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 时序电路的分类 从控制时序状态的脉冲源来分： 同步：存储电路里所有触发器有统一的时钟源，它们的状态在同一时刻更新。 异步：没有统一的时钟脉冲，触发器的状态更新不是同时发生的。 同步 异步 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 时序逻辑电路的描述方法 描述方法一般有四种 逻辑方程式 Z＝F1(X，Qn) ------ 输出方程 Y＝F2(X，Qn) ------激励方程 Qn+1＝F3(Y，Qn) ------状态方程 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 现态 次态/输出 输入 n Q X Q / Z n+1 状态表 状态表是反映时序逻辑电路的输出Z、输入X、次态Qn+1以及现态 Qn 之间的对应取值关系的表格。 时序逻辑电路的描述方法 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 状态图： 反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形 Q1Q0 X/Z 00 01 1/0 0/1 1/1 0/0 该图表示Q1Q0的状态转换情况，斜线上方是输入信号X，斜线下方是输出信号Z，连线及箭头表示转换的方向。 时序逻辑电路的描述方法 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 时序图 能直观地描述电路输入信号、输出信号以及CP，在时间上的对应关系，也称波特图。 0 0 0 1 0 0 0 1 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 0 1 0 1 0 0 时序逻辑电路的描述方法 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 同步时序逻辑电路的分析 时序逻辑电路分析 按照给定的时序逻辑电路，分析它在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。 分析过程的主要表现形式 时序电路的逻辑功能是由其状态和输出信号的变化规律呈现出来的。所以,分析过程主要是列出电路状态表或画出状态图、工作波形图。 分析同步时序逻辑电路的一般步骤 根据给定的时序逻辑电路，写出各触发器的激励方程和时序逻辑电路的输出方程 将驱动方程代入相应触发器的特性方程，求出触发器的次态方程（状态方程）
文档评论（0）