原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电子的技术ch6新
数字电子技术 第六章 时序逻辑电路的分析和设计 三组逻辑方程: 1.输出方程:Zj=F1(Xi , Qm) 6.2 时序电路的分析方法 例:分析以下电路 状态表: 例:分析以下电路 状态方程: 例:分析以下电路 状态方程: ③双向移位寄存器—— ②扭环计数器 扭环计数器的自启动问题 ③ 列移存器的态序表和反馈函数表 ⒉计数型序列码发生器 例：设计一个能同时产生两组序列码的双序列码发生器，要求两组序列码分别为：Z1－110101， Z2－010110。 6.5.2集成寄存器和移位寄存器 1.常用集成寄存器(并行数据寄存器) 74373功能表 8D锁存器 74373的逻辑符号 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 Q 8 Q EN 0 1 D 2 D 3 D 4 D EN 1 74373 5 D 6 D 7 D 8 D 控制 输出 使能 输入 数据 输出 高阻 EN 0 EN 1 D Q n+1 Qn 1 0 1 1 1 0 1 0 0 0 0 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.常用集成移位寄存器(串型数据寄存器) 74194逻辑符号 D0～D3：并行数码输入端。 Cr：异步清0端，低电平有效。 SR、SL：右移、左移串行数码输入端。 S1、S0：工作方式控制端。 74194 Q 0 Q 1 Q 2 Q 3 C r S L S 0 CP D 0 S 1 D 1 D 2 D 3 S R 四位双向移位寄存器74194: Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 74194功能表 74194 Q 0 Q 1 Q 2 Q 3 C r S L S 0 CP D 0 S 1 D 1 D 2 D 3 S R C r S1 S0 CP SL SR D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 a a b c d b c d × × × × × × × × × × × × × × × × × × × × × × × × × S R × × × × S L × × × × × × × S R Q 2 Q 0 Q 1 Q 1 Q 2 Q 3 S L 保持 保持 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 应用:1.串,并行数据转换 例: 7 位串入/并出转换电路。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. CP x 1 2 3 4 5 6 7 8 9 Q1 0 0 d0 d1 d2 d3 d4 d5 d6 0 Q2 0 1 0 d0 d1 d2 d3 d4 d5 1 Q3 0 1 1 0 d0 d1 d2 d3 d4 1 Q4 0 1 1 1 0 d0 d1 d2 d3 1 Q5 0 1 1 1 1 0 d0 d1 d2 1 Q6 0 1 1 1 1 1 0 d0 d1 1 Q7 0 1 1 1 1 1 1 0 d0 1 Q8 0 1 1 1 1 1 1 1 0 1 操作 清零 置数 右移 ７个 时钟 置数 Sr Sr Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 例: 7 位并入/串出转换电路。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. CP 1 2 3 4 5 6 7 8 9 Q0 0 1 1 1 1 1 1 1 0 Q1 d1 0 1 1 1 1 1 1
文档评论（0）