第4章节quartusii使用方法.pptVIP

第4章QiartuaII使用方法 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 4.1 Quartus II 设计流程 7.引脚锁定和下载 8.编程下载 AS模式编程 4.2 嵌入式逻辑分析仪 各种后缀及文件 *.vhd: vhdl语言文件 *.v : verilog hdl语言文件 *.pof: 编程对象文件 *.sof: SRAM对象文件 *.vwf: 波形仿真文件 *.bdf: 原理图文件 习 题 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 4-1. 归纳利用QuartusII进行VHDL文本输入设计的流程：从文件输入一直到SignalTap II测试。 4-2. 由图4-35、4-36，详细说明工程设计cnt10的硬件工作情况。 4-3. 如何为设计中的SignalTap II加入独立采用时钟？试给出完整的程序和对它的实测结果。 4-4. 参考Quartus?II的Help，详细说明Assignments菜单中Settings对话框的功能。 （1）说明其中的Timing Requirements Qptions的功能、使用方法和检测途径。 （2）说明其中的Compilation Process的功能和使用方法。 （3）说明Analysis Synthesis Setting的功能和使用方法，以及其中的Synthesis Netlist Optimization的功能和使用方法。 （4）说明Fitter Settings中的Design Assistant和Simulator功能，举例说明它们的使用方法。 4-5. 概述Assignments菜单中Assignment Editor的功能，举例说明。 4-6. 说明Change Manager的功能。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 4-1. 组合电路的设计 (1) 实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 (2) 实验内容1：首先利用QuartusⅡ完成2选1多路选择器（例3-3）的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出图3-3所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。 (3) 实验内容2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述图3-18，并将此文件放在同一目录中。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 以下是部分参考程序： ... COMPONENT MUX21A PORT ( a，b，s : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ； ... u1 : MUX21A PORT MAP(a=a2，b=a3，s=s0，y=tmp); u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy); END ARCHITECTURE BHV ; 按照本章给出的步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. (4) 实验内容3：引脚锁定以及硬件下载测试。若选择目标器件是EP1C3，建议选实验电路模式5（附录图8），用键1(PIO0，引脚号为1)控制