第2章16位和32位的微处理器2分解.ppt

第二章 16位和32位的微处理器 2.1.1 8086的编程结构 8086是Intel系列的16位微处理器，有16根数据线和20根地址线。 编程结构是指从程序员和使用者的角度看到的结构。 从功能上，8086分为两部分: 总线接口部件（BIU）:负责与存储器、I/O端口传送数据。 执行部件（EU）：负责指令的执行。 2.1.1 8086的编程结构 总线接口部件 4个段地址寄存器， CS 16位的代码段寄存器 DS 16位的数据段寄存器 ES 16位的附加段寄存器 SS 16位的堆栈段寄存器 16位的指令指针寄存器IP 20位的地址加法器 6字节的指令队列缓冲器 典型的8086总线周期波形图 在8086中，一个最基本的总线周期由4个时钟周期组成， 因此基本总线周期用T1，T2，T3，T4表示 2.1.2 8086的引脚信号和工作模式 1.最小模式和最大模式的概念 (1)最小模式:在系统中只有一个微处理器。 (2)最大模式：两个或多个微处理器（主处理器、协处理器） 8087：数值运算协处理器，实现多种类的数值操作，如高精度的整数和浮点运算，也可以进行超越函数（如三角函数、对数函数）的计算 8089：输入/输出协处理器，有一套专门用于输入/输出的指令系统，直接为输入/输出设备服务。 2.1.2 8086的引脚信号和工作模式 2.8086/8088的引脚信号和功能 ① 数据线和地址线复用 ②有16根数据线 ③ 第21脚(RESET)为输入复位信号 ④ 第22引脚为“准备好”(READY)信号 ⑤ 高4位地址和状态线复用 3.最小模式 2.1.2 8086的引脚信号和工作模式 8086在最小模式下的典型配置 最小模式连接特点： MN/MX＃端接+5V 1片8284A作为时钟发生器 地址锁存器 存储器和外设较多时，需要总线收发器 2.1.2 8086的引脚信号和工作模式 M/IO、RD、WR信号的关系 2.1.2 8086的引脚信号和工作模式 8284A和8086的连接 4. 最大模式 QS1、QS0:指令队列状态信号输出 S2#、S1#、S0#:总线周期状态信号输出 LOCK#(lock):总线封锁信号输出 RQ#/GT1#、RQ#/GT0#:总线请求信号输入、总线授权信号输出 8086在最大模式下的典型配置 ： 2.1.3 8086的操作和时序 8086的主要操作: 系统的复位和启动操作； 暂停操作； 总线操作； 中断操作； 最小模式下的总线保持； 最大模式下的总线请求/允许。 2.1.3 8086的操作和时序 1. 系统的复位和启动操作 2.1.3 8086的操作和时序 2.1.3 8086的操作和时序 2. 总线操作 8086最小方式下的总线读操作 8086最小方式下的总线写操作 2.1.3 8086的操作和时序 3.中断操作和中断系统 （1）什么是中断？8086的中断有哪些类型？ 中断是指当CPU正在执行程序时，外设(或其它中断源)向CPU发出请求，CPU暂停当前程序的执行，转向该外设服务(或称中断服务)程序，当中断服务程序运行结束后，返回原程序继续执行的过程。 中断可分为内部中断（软件中断）和外部中断（硬件中断） (2) 中断向量和中断向量表 阅读课本P27到P28中断向量和中断向量表部分的内容，思考如下问题： ① 8086有256种类型的中断，每一种类型的中断对应的中断服务程序的入口地址是不是固定的？系统怎样找到中断服务程序的入口地址？ ② 假设某系统中对应于中断类型号为30H的中断处理子程序从1234H:5678H开始，则中断向量应该怎样存放? ③ 如果一个用户想定义某个中断，应该选择在什么范围？ (2) 中断向量和中断向量表 中断向量：中断处理子程序的入口地址，每一个中断类型对应一个中断向量。 (3) 硬件中断 NMI INTR 2.1.3 8086的操作和时序 中断的基本过程： 中断检测 中断响应 中断处理 中断返回 (4) 硬件中断的响应和时序 阅读课本P29到P32页的相关内容，思考如下问题： ①简述8086的中断响应的总线周期 ②可屏蔽中断的响应过程是怎样的？CPU实际执行的与之相对应的总线时序是什么？ ③可屏蔽中断与不可屏蔽中断的处理有什么不同？ ④一个可屏蔽中断请求到来时，通常只要中断允许标志为1，便可在执行完当前指令后响应，在哪些情况下有例外？ ⑤ 8086在中断响应期间为什么要将IF和TF清0？ ⑥在对堆栈指针进行修改时，要特别注意什么问题？为什么？ 第1个总线