第2章可编程逻辑器件分解.ppt

图 2-37 XC4000E的CLB结构图 * （1） 逻辑函数发生器 这里所谓的逻辑函数发生器， 在物理结构上实际就是一个2n×1位的SRAM， 它可以实现任何一个n变量的组合逻辑函数。因为只要将n个输入变量作为SRAM的地址，把2n个函数值存到相应的SRAM单元中， 那么SRAM的输出就是逻辑函数。 通常将逻辑函数发生器的这种结构称为查找表LUT（Look Up Table）。 * 在XC4000E系列的CLB中共有3个函数发生器， 它们构成一个二级电路。在第一级中是两个独立的4变量函数发生器，它们的输入分别为G1～G4和F1～F4，输出分别为G′和F′，在第二级中是一个3变量的函数发生器，它的输出为H′，其中一个输入为H1，另外两个输入可以从SR/H0和G′、 DIN/H2和F′中各选一个信号； 组合逻辑函数G′或H′可以从Y直接输出， F′或H′可以从X直接输出。 这样， 一个CLB可以实现高达9个变量的逻辑函数。 * （2） 触发器 在XC4000E系列的CLB中有两个边沿触发的D触发器， 它们与逻辑函数发生器配合可以实现各种时序逻辑电路。 触发器的激励信号可以通过可编程数据选择器从DIN、G′ 、 F′和H′中选择。对于两个触发器共用时钟K和时钟使能信号EC来说， 任何一个触发器都可以选择在时钟的上升沿或下降沿触发，也