原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VHDL语言设计段示波译码器
课程: 数字逻辑与数字系统
BCD-七段译码示波器 实验报告
系 ： 电子信息与计算机科学系
专业 ： 自动化
班级 ： 文自112—2班
姓名 ： 桑*超
学号 ： 2011905192**
指导教师 ： 徐红霞
学年学期 ：2012-2013学年（第一学期）
2012年12月19日 姓名: 桑*超 班级: 文自112-2班 学号: 2011905192**
试验: VHDL语言设计 日期:2012.12.19 指导老师: 徐洪霞
实验报告的名称: VHDL语言设计BCD-七段译码示波器
本次实验的目的:
1.掌握VHDL 语言的设计技巧
2.用VHDL语言设计BCD-七段译码示波器
三、 设计过程:
工程编译源：用VHDL语言编程。
功能仿真：将功能编译后的结果进行仿真。
引脚锁定:将个信号按要求分配到相应引脚.
物理实现：将结果下载到所悬着的器件中
写出源程序,画出防真波形图.
例化后: 显示器:
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity v_deco74 is
port( num : in std_logic_vector(3 downto 0);
b : out std_logic_vector(6 downto 0));
end v_deco74;
architecture one of v_deco74 is
begin
process(num)
begin
case a is
when 0000=b=1111110;
when 0001=b=0110000;
when 0010=b=1101101;
when 0011=b=1111001;
when 0100=b=0110011;
when 0101=b=1011011;
when 0110=b=1011111;
when 0111=b=1110000;
when 1000=b=1111111;
when 1001=b=1111011;
when others =b=XXXXXXX;
end case;
end process;
end one;
实验总结,主要包括实验中所犯错误,怎样改正等
在文件名必须与VHDL文件中的设计实体名保持一致。
要记住七段示波译码器是共阴极的.
要知道七段示波译码器的a、b、c、d、e、f段分别所对应的位置
文档评论（0）