贺州学院毕业论文模板贺州学毕业论文模板.doc

系 别 化学与生物工程学院 专 业 食品科学与工程 年 级 2010级 学 号 ××××× 学 生 姓 名 ××× 基于单片机数字频率计 摘 要 本文设计的数字频率计××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××。 关键词：等精度；AT89S52 ；频率计 1 前言 单片机以其功能强、体积小、可靠性高、造价低和开发周期短等优点，成为在实时检测和自动控制领域中广泛应用的器件，在工业生产中成为必不可少的器件，尤其是在日常生活中发挥的作用也越来越大。 用单片机和数字电路设计的频率计以读数直观、数字准确、功耗低、体积小、质量轻、信号稳定的优点，解决了现有技术中各种数字仪表由外加干电池供电，不能连续在电路中工作的问题，被电子工程人员广泛应用，并有着广阔的发展前景。 频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。 2 方案设计 2.1功能要求 （1）测量正弦波、方波和三角波。 （2）测量电压≥300mv。 （3）测频范围宽，Fx=1Hz～10MHz。 （4）采用多周期同步测量的等精度测频，在同一闸门内，各被测频率的测度近似相等（因为实际闸门时间与预置门时间并不严格相等）。当闸门时间为10s，基频为1MHz时，测频可能产生的误差≈10-7。 2.2方案论证 （1）控制设计 方案一：使用FPGA芯片，应用标准化的硬件描述语言VHDL的数据类型，结构模型层次化，利用丰富的数据类型和层次化的结构模型，可对复杂的数字系统进行逻辑设计并用计算机进行仿真。 方案二：使用AT89S52为核心，应用C语言对其编程控制外围电路。 3 系统原理 3.1原理 等精度测频的实现方法可简化为图1框图。CNT1和CNT2是两个可控计数器，标准频率（fs）信号从CNT1的时钟输入端CLK输入；经整形后的被测信号（fx）从CNT2的时钟输入端CLK输入。每个计数器的CEN输入端为时钟使能端控制时钟输入。当预置门信号为高电平(预置时间开始)时，被测信号的上升沿通过D触发器的输出端，同时启动两个计数器计数；同样，当预置门信号为低电平时，被测信号的上升沿通过D触发器的输出端，同时关闭计数器的计数。 图1 等精度测频原理 在测量过程中，有两个计数器分别对标准信号和被测信号同时计数。首先给出闸门开启信号（预置门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数。然后预置门关闭信号（下降沿）到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。 3.2等精度测量的误差计算 设在一次实际闸门时间T中计数器对被测信号的计数值为Nx，对标准信号的计数值为Ns。标准信号的频率为Fs，则被测信号的频率为： (1) 若忽略标频Fs的误差，则等精度测频可能产生的相对误差为： (2) 其中Fxe为被测信号频率的准确值[1]。 在测量中，由于Fx计数的起停时间都是由该信号的上升沿触发的，在闸门时间T内对Fx的计数Nx无误差；对Fs的计数Ns最多相差一个数的误差，即△Ns≤1，其测量频率为： (3) 将式(1)和(3)代入式(2),并整理得(4)： (4) 由上式可以看出，测量频率的相对误差与被测频率的大小无关，仅与闸门时间和标准信号频率有关，即实现的整个测试频段的等精度测量。闸门时间越长，标准频率越高，测频的相对误差就越小。标准频率可由稳定度好、精度高的高频率晶体振荡器产生，在保证测量精度不变的前提下，提高标准信号频率。可使闸门时间缩短，即提高测试速度。标频在10KHz和100KHz时闸门时间与最大允许误差的对应关系如表1所示。 表1 闸门时间与精度的关系 闸门时间/(s)