高級數據鏈路控制.ppt

§2.2 数据链路层 §2.2.1 数据链路层的基本概念 数据链路层将物理层提供的可能出错的物理连接改造成为逻辑上无差错的数据链路 控制帧在物理信道上的传输，以及在两个网络实体之间提供数据链路的建立、维持和释放的管理 §2.2.1 数据链路层的基本概念（续） 数据链路层的主要功能(自学P47)： 1、链路管理 2、帧的装配与分解 3、帧的同步 4、流量控制与顺序控制 5、差错控制 6、使接收端能区分数据和控制信息 7、透明传输 8、寻址 §2.2.2 停止等待协议 为了理解数据链路层协议， 分三种情况讨论： 理想情况。 仅需流量控制的情况 停止等待协议 需差错控制又需进行流量控制的情况。 §2.2.2 停止等待协议（续） 发方从主机每取一个数据帧，就将其送到发送缓冲区并发送出去，然后等待；收方收到数据帧后，将其放入接收缓冲区并交付给主机，同时回应一信息给发送节点表示数据帧已经上交给主机，接收任务完成；发方收到由接收站点发过来的双方事先商定好的信息，则从主机取下一个新的数据帧再发送。这就是最简单最基本的停止-等待（Stop-and-Wait）协议 3. 需差错控制又需进行流量控制的情况假设出现了传输差错，如何检错和纠错帧丢失的情况 检错和纠错（差错控制编码基本概念） 检错通常采用循环冗余校验CRC 纠错通常采用重传 帧丢失（会发生死锁） 解决死锁问题（设超时定时器） 解决重复帧问题（数据帧带序号） 差错控制编码基本概念 对网络中传输的数字信号进行抗干扰编码，在发送端，以一定的编码规则在被传输的信息码元序列中，附加一些校验码元，接收端利用该规则进行相应的译码，译码的结果有可能发现差错或纠正差错。 在差错控制码中，检错码是指能自动发现出现差错的编码，纠错码是指不仅能发现差错而且能够自动纠正差错的编码。 差错控制编码基本概念（续） 奇偶校验码 奇偶校验码是一种最简单也是最基本的检错码，一位奇偶校验码的编码规则是把信息码元先分组，在每组最后加一位校验码元，使该码中1的数目为奇数或偶数，奇数时称为奇校验码，偶数时称为偶校验码。 循环冗余码 （CRC，Cyclic Redundancy Code） 循环冗余码校验在发送方对数据帧的信息码按一定的校验规则运算，产生校验码（循环冗余码），约定的校验规则是：让校验码能为某一约定代码所除尽；随后把校验码发送出去，收方如果除得尽，表明收到的代码正确；如果除不尽，余数将指明出错位所在位置。 §2.2.2 停止等待协议（续） 检错通常采用循环冗余校验CRC： 一个数据帧按一定的规则运算，生成二进制形式的校验码，有m个数据位（分组信息）和r个效验位。 CRC 编码（循环冗余码）也称多项式编码： m位数据帧对应：xm-1,xm-2…x0 例如：110001 ? x5+x4+x0 ，系数为“0”或“1” 设约定代码为生成多项式G(X) –r+1阶，那么 G（X）= xr + xr-1 + xr-2… + 1（x0） §2.2.3 连续ARQ和选择重传ARQ协议 ARQ ----自动请求重发 流量控制的目的：是为了避免接收方缓冲区数据量溢出所采取的数据传输限制。处理的是发送方发送能力大于接受方接受能力的问题。限制发送方的数据流量，使其发送速度不要超过接受方所能处理的速度。 流量控制的主要方法： 1、停等协议 2、连续ARQ协议（回退n帧协议） 3、选择重传ARQ协议 滑动窗口概念 2、选择重传ARQ协议只重传出现差错的数据帧或丢失的数据帧。 §2.2.4 面向比特的链路控制规程（HDLC 高级数据链路控制规程） 1、HDLC 的配置与数据传输方式 1）三种类型的站 主站 从站 复合站 2）两种链路的配置 非平衡配置 平衡配置 3）三种数据传输方式 正常响应式 NRM (SNRM 命令） 异步响应式 ARM (SARM 命令） 异步平衡式 ABM (SABM 命令） §2.2.4 面向比特的链路控制规程（HDLC 高级数据链路控制规程） §2.2.4 面向比特的链路控制规程（HDLC 高级数据链路控制规程）（续） 2、HDLC的帧结构 1）同步问题（标志字段F） 2）透明传输（0比特填充技术） 3）寻址问题（地址字段A） 4）差错控制（FCS 字段） 帧校验序列 FCS（Frame Check Sequence) 帧内比特错误：差错检测 5)数据与控制信息的识别问题（控制字段C） 高级数据链路控制 HDLC 信息字段的头尾各加上24