同步时序电路答辩.ppt

小 结 1.时序电路通常由记忆电路及组合电路两部分组成，具有记忆作用; 时序电路可分为同步及异步时序电路、穆尓型和米萊型. 同步时序电路的分析 同步时序电路的设计 2. 同步时序电路 3. 异步时序电路 脉冲异步时序电路 电平异步时序电路 主要介绍脉冲异步时序电路的分析 步骤 步骤 步骤 设 计 方 法 给定逻辑功能 写原始状态图 原始状态表 状态简化得最小化状态表 状态编码 选触发器类型，求控制函数、输出函数 画逻辑电路图 画出全状态图， 检查设计，如不 符合要求，重新设计 4.4 同步时序电路的设计 例4.3 假设某同步时序电路的输入为x，其输出为z。X输入为一组按时间顺序排列的二进制代码，当输入序列为101时，输出Z为1，否则Z为0，试作出该电路的mealy型和moore型原始状态图和状态表。 4.4 同步时序电路的设计 解：设初态为S0； S0 X=0 X=1 S1 S0 X=0 X=1 S1 S2 S0 S3 X=0 X=1 S1 X=1 X=0 S2/S0 例4.4；例4.5 现态 次态/输出 输出 X=0 X=1 s0 S0/0 S1/0 s1 s2 s3 1 4.4 同步时序路的设计——状态转换表简化 1. 观察法简化 状态等价的判别方法： Sn+1/Zn X S n 0 1 A B C D B/0 C/0 E/1 C/0 D/0 A/0 E/1 A/0 E E/1 C/0 F G/1 E/0 G F/1 E/0 同样输入 的条件下 前提条件：输出必须相同， 然后看次态是否等价 1）次态相同或某些次态和各自的现态相同； 2）次态交错 如F和G，记为[F，G] 3）次态互为隐含条件 A、C等价取决B、D，称B、D等价是A、C等价的隐含条件 同理， A、C等价是B、D等价的隐含条件 A、C和B、D互为隐含，A与C、B与D等价即[A，C]，[B、D] B、E等价，记为[B、E] 关键找等价态 4.4 同步时序路的设计——状态转换表简化 由于[B，E]，而[B，D]，则[D，E]。 称它们为等价类 相互等价状态的集合 将[B，D，E]称为最大等价类。 不被其它等价类所包含 Sn+1/Zn X S n 0 1 A B C D B/0 C/0 E/1 C/0 D/0 A/0 E/1 A/0 E E/1 C/0 F G/1 E/0 G F/1 E/0 简化 Sn+1/Zn X S n 0 1 A B B/0 A/0 B/1 A/0 F F/1 B/0 得[A，C]、[F，G]、[B，D，E] 简化的实质： 寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简 4.4 同步时序路的设计——状态转换表简化 2. 隐含表法简化 系统的比较方法 X1X2 Sn A 00 01 11 10 B C D E F G H D/0 D/0 F/0 A/0 C/1 D/0 E/1 F/0 C/1 D/0 E/1 A/0 D/0 B/0 A/0 F/0 C/1 F/0 E/1 A/0 D/0 D/0 A/0 F/0 G/0 G/0 A/0 A/0 B/1 D/0 E/1 A/0 S n+1/Zn 例子 A B C D E F G B C D E F G H 第一步 作隐含表 少尾 缺头 1）作隐含表 2）顺序比较 ? ? BD AF ? ? DG AF ? AF ? DF AF ? ? BC AF ? DF ? ? BC ? BD BG AF ? DG AF ? ? BC DF ? ? 状态不等价填“?” 状态等价填“?” 取决隐含条件的-- 将条件填在格中 第二步 关连比较 A B C D E F G B C D E F G H ? ? BD AF ? ? DG AF ? AF ? DF AF ? ? BC AF ? DF ? ? BC ? BD BG AF ? DG AF ? ? BC DF ? ? X1X2 Sn A 00 01 11 10 B C D E F G H D/0 D/0 F/0 A/0 C/1 D/0 E/1 F/0 C/1 D/0 E/1 A/0 D/0 B/0 A/0 F/0 C/1 F/0 E/1 A/0 D/0 D/0 A/0 F/0 G/0 G/0 A/0 A/0 B/1 D/0 E/1 A/0 S n+1/Zn 例子 继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“×” ? ? ? ? ? ? ? ? 4.4 同步时序路的设计——状态转换表简化 A B C D E F G B C D E F G H ? ? BD AF ? ? DG AF ? AF ? DF AF ? ? BC AF ? DF ? ? BC ? BD BG AF