原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
数字电子技术课程实践项目二
数字电子技术课程实践项目二项目名称：用下降沿触发的JK-FF组成四位同步加计数器、异步加计数器姓名：王翠学号： 业：电气工程及其自动化指导老师：徐美华手机号码：-mail163.com成绩：四位同步加计数器原理计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟沿到来之前，根据当前计数器状态，利用组合逻辑控制准备好适当的条件。当计数脉冲沿到来之时，所有应翻转的脉冲同时翻转，同时也使所有应保持原状态的触发器不改变状态。（1）列出状态转换表四位同步加计数器需要四个JK触发器，状态表如下图所示。计数顺序状态进位输出Q3Q2Q1Q00000001000102001003001104010005010106011007011108100009100101010100111011012110001311010141110015111111600000（2）画出状态转移图（3）写出各触发器的逻辑方程式各触发器CP的逻辑表达式：CP1=CP2=CP3=CP4驱动方程：J0=K0=1;J=K=Q0;J=K=Q1;J=K=Q2(4)画出电路图四位同步加计数器电路图时钟与Q0波形图时钟与Q1波形图时钟与Q2波形图时钟与Q3波形图异步加计数器原理计数器脉冲CP通过输入缓冲器加至触发器JK的时钟脉冲输入端，每输入一个计数脉冲，Q翻转一次，J1K1，J2K2，J3K3都以前级触发器的Q端作为触发信号，当CP1由1变为0时，Q0翻转，其余类推。（1）列出状态转换表（状态转移图同上）四位同步加计数器需要四个JK触发器，状态表如下图所示。计数顺序状态进位输出Q3Q2Q1Q00000001000102001003001104010005010106011007011108100009100101010100111011012110001311010141110015111111600000（2）写出各触发器的逻辑方程式各触发器CP的逻辑表达式：CP1=CP;CP2=Q0;CP3=Q1;CP4=Q2;驱动方程：J0=K0=J=K= J=K= J=K=1(3)画出电路图四位异步加计数器电路图时钟与Q0波形图时钟与Q1波形图时钟与Q2波形图时钟与Q3波形图
文档评论（0）