- 1、本文档共75页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第七章ATM交换与宽带综合业务数字网讲述
信息工程学院通信工程系 第八章 ATM交换和B-ISDN 7.2 ATM 基本原理 ATM 信元结构 ATM信元信头结构 ATM信元类型 ATM 特殊信元 空闲信元(VPI=0,VCI=0,CLP=1,净荷=48 个):物理层产生的空信元。 未分配信元(VPI=0,VCI=0,CLP=0):ATM 层产生的空信元。 物理层OAM信元(VCI=3,4):用于物理层的 操作维护。 元信令信元( VCI=1 ) , 通用广播信令信元 (VCI=2),点对点信令信元(VCI=5):信令 信元,用于呼叫控制和建立连接等。 7.2.2 异步时分复用 异步转移模式特点 采用统计复用的方式,信元动态占用信道,提高了信道利用率;(比较电路交换) 信元长度一定,达到位置化复用的效果,便于快速识别信元头,减少处理时延; (比较分组交换) 信元头中含有地址/路由信息(虚通路),同一用户的信息沿同一路径传输,不存在随机延迟,实时性强。(比较分组交换) 7.2.3 面向连接工作方式 ATM网络的选路概念 ATM的VPI/VCI VP交换 VC交换 7.2.4 ATM协议参考模型 ATM协议参考模型 ATM网络承载业务的概念(用户面) 物理层 ATM适配层 AAL3/4的协议结构 AAL3/4的CS又继续分为 公共部分会聚子层CPCS 业务特定会聚子层SSCS, SSCS随业务不同而改变。 ATM交换的基本原理 7.3.2 ATM交换系统基本结构 输入接口功能 输入接口 物理层功能: 光电信号的转换与同步(采用SDH/SONET物理接口) 信元定界和差错控制 信元速率解耦(丢弃空闲信元) ATM层功能: VPI/VCI值的有效性检查及翻译 输出端口的确定 区分信令信元、用户信元和OAM信元并作相应的处理 输出接口功能 输出接口 ATM层功能: HEC域的产生并装入信头 信令信元、OAM信元和用户信元流的混和输出 物理层功能: 信元速率匹配(加入空闲信元) 传输帧的形成 光电信号转换 ATM交换系统的构成 交换机构 由相同的基本交换模块以特定的拓扑结构互连而成 设计中需要解决的主要问题 —— 路由选择 基本交换模块 用于构造交换机构的最小通用模块 设计中需要解决的主要问题 —— 排队问题 ATM交换网络的缓冲策略 缓冲策略或称为排队策略,是ATM交换结构设计中所要涉及的重要内容之一。 缓冲策略一般包括这样四个方面的内容: ATM交换网络的缓冲策略 外部缓存(1)——输入缓存 基本思想 在交换单元的输入端解决可能的竞争问题。 实现方式 在交换网络的每个输入端口(入线)设置缓冲器,每个缓冲器中信元采用FIFO的排队规则; 在一个信元周期内,如果出现多个入线上的信元竞争同一的出线时,则由一个仲裁逻辑来决定哪些入线队列中的信元是允许通行的,而其他队列中的信元需要等待; 经过仲裁后的信元不会再出现竞争。 输入缓存模型 每条入线一个缓冲队列 信元在入线排队 交换传输媒体 是一个无阻塞的传输网络 输入缓存的缺点 在入线处的队列将需要更多的缓冲容量 存在队头阻塞(HOL) 一个信元周期内,通过交换传输媒体传输的信元数 P 不超过交换单元的入线总数 N,即 P ? N。 由于存在HOL阻塞,在随机的均匀业务流模型下,当入线数目N很大的时候,采用FIFO规则的输入缓冲方式的吞吐率为58.6%。 在输入排队模型中,仲裁逻辑是必须的 用于确定可以得到服务的入线 采用窗口方法的输入缓冲结构 外部缓存(2)——输出缓存 基本思想 来自入线的信元可以自由通过交换传输媒体传送(交换)到所需的出线上,在出线上设置缓冲队列解决多信元对出线的竞争。 实现方法 在一个信元周期内,所有信元都可无需仲裁地从入线到达所需的出线 每条出线配置一个队列,以便缓冲同时到达的竞争该出线的多个信元 一个信元周期内,一条出线只能为一个信元服务,未服务的信元将暂存在该出线的输出队列中 输出排队模型 交换传输媒体 无阻塞的传输网络,信元通过传输媒体时无需仲裁逻辑 每出线配置一个缓冲队列 信元在出线处排队,采用 FIFO 原则,保证信元的顺序 输出排队的优缺点
文档评论(0)