Allegro162wn_ch.pdf

- 1 - ◆ Allegro V16.2 新增功能 ．Date： 2008/ 11 /10 ．Author： Jonathan ．Revision： ．Version： 16.2 ．备注: .tw Allegro V16.2 新版本增加了 HDI(High Density Interconnect)设计的考 虑，并增加 Same net Spacing 以强化 Constraint Manager 功能，同时 也增强了 Etch edit 和组件摆放、颜色管理操作界面、制造生产的应用等 功能。 - 2 - Constraint-driven HDI Design Flow 1. MicroVia Object ? Allegro16.2 在 Padstack Designer 里，为了 HDI 制程的考虑，增加新的分类选项 Microvia，以方便连结到 Constraint Manager 里做使用。 ? 为了因应目前 HDI 制程的需求考虑下，新增加支持额外的 HDI 钻孔类型格式。 - 3 - SMD Pin to Via Same net P-V = 3 mils Net to Net P-V = 6 mils Microvia Rules(XL) 2. Revamp of Same Net Spacing System ? 全新的 Same Net Spacing Check System ? 在 Allegro16.0 时已将 Physical 和 Spacing 这二个规则整合到 Constraint Manager 里，在 Allegro16.2 中除了 继续对此二项的延伸外，也将 Same Net 整合到 Constraint Manager 中的工作表区进行设定。以方便达到 HDI 设计需求 ? Same Net rules 可设定 Net to Net Spacing 之间的规则，而各自的 Net to Net Spacing 也可以有自己的 Same Net rules, 例如： - Pin to Via = 6 mils - Same Net Pin to Via = 3 mils ? uVia 间距套用 HDI 规则 - uVia to uVia = 0 mils ? 特殊的错误显示 - Same Net DRC 的错误会以小写表示 - 4 - 3. Same Net DRC - Foundation for HDI Rules ? 在 Constraint Manager 增加了 Same Net Spacing 的工作表。 ? ? Microvia 在新的 Constraint Manager 支持对其它具有电气特性物体的间距设定(XL)。 ? 可区别在不同 NET 间的 Spacing Check 和相同 NET（Same Net）间的 Spacing Check，支援如下： - uVia to uVia - uVia to BB Via (Core) - uVia to Thru Via - 5 - ? 属性的设定同样也增加了 Same Net 的规则。 ? 在 Mode 中也增加了 Same Net Check 的选项。 4. Via-in-Pad DRC ? 在 Analysis Modes 中增加 VIP(Via In Pad)的 rule check。 ? Via at SMD Pin – Fit on - 当设定为 Fit On 时，则 VIP（Via In Pad）Pad 只允许在 SMD PAD 的范围内活动，上下左右均可，但是不 可以超过原本的 SMD PIN 的范围（Via 边到 Pad 边）。如下图所示： - 6 - ? Via at SMD Pin – Fit Off - 当设定为 Fit Off 时，则 VIP（Via In Pad）Pad 可以超出原本 SMD 的 PIN 的范围所在（但 Via 中心不得超 过 Pad 边）。如下图：