基于ClosePagePolicy的SDRAM控制器设计原理-SOC@Fudan-复旦.doc

 PAGE 10 基于Close Page Policy的SDRAM控制器设计原理 复旦大学 梁晨 整理于2012/04/08 1. SDRAM的概述 SDRAM，意为同步的DRAM，最早的样品，由三星在1993年生产。在1996-2002年期间，SDRAM逐步取代了异步的FPM DRAM、EDO DRAM，称雄PC内存市场。在2003年之后，逐渐被DDR SDRAM取代。它与前代异步DRAM的不同包括：同步时钟、多Bank机制、Burst读写的引入。由于每个时钟周期，只在上升沿传送一次数据，它也被称为SDR SDRAM，以便与DDR SDRAM区别。 1.2 SDRAM基本硬件参数 SDRAM的常见容量包括：16Mbit、64Mbit、128Mbit、256Mbit、512Mbit。其中，除了16Mbit分为2个Bank外，其他容量的SDRAM都分为4个Bank。 SDRAM的常见数据位宽包括：4bit、8bit、16bit、32bit。如果系统位宽64bit，用16个512Mbit容量4bit位宽的SDRAM并联，可以实现8Gbit的存储空间；而如果用2个512Mbit容量32bit位宽的SDRAM并联，只能实现1Gbit的存储空间。 SDRAM的Burst Length，即读写突发传送的周期数，一般可设置为1、2、4、8以及Full Page。Burst Length是可编程的，在初始化时设置即可。需要注意的是，如果地址没有与BL对齐，SDRAM会自行Wrap，导致意外的结果。 SDRAM的Cas Latency，即从发送读指令到有效数据出现的延时，一般为2或3个时钟周期，少数器件可以为1个周期。大部分SDRAM的CL可在初始化时编程设置。一般CL=3时，对应的AC延时参数较小。 SDRAM的常见速度等级包括：100MHz（T=10ns）、125MHz(T=8ns)、133MHz（T=7.5ns）、143MHz（T=7ns）、166MHz（T=6ns）、183MHz(T=5.5ns)、200MHz（T=5ns）。速度等级一般对应CL=3时的最高工作频率。一般最高工作频率越高，对应的AC延时参数越小。 1.3 SDRAM的三维地址空间 当代SDRAM的地址空间由Bank、Row、Column三个维度。64Mbit及以上容量的SDRAM一般分为4个Bank。为了与内存模组中Physical Bank（Rank）的概念区别，SDRAM的Bank有时也叫Logic Bank。 每个Bank都是一个Row与Column构建的阵列；阵列的每个单元都是一组数据，这组数据的位宽与SDRAM数据接口位宽一致。 例如，一个容量64Mbit位宽16bit的SDRAM地址空间为：4bank * (2^12)Row * (2^8)Column * 16 bit = 64Mbit，器件手册一般写为4 * 1M * 16bit = 64Mbit。下图摘自镁光SDRAM器件手册：  1.2.3 芯片规格与SDRAM芯片组的容量 关于SDRAM芯片寻???的术语——Bank、Row、Column已在上一节给出了解释。下面解释几个SDRAM芯片组中常用的术语。 Rank：又叫Physical Bank，指的是一组被同时操作的DRAM芯片。通常，它们的数据总线被合并，以提供系统所需要的数据位宽，如Intel处理器要求的64bit。 Page：一般指同一个Rank中Bank adddress、Row address相同的空间。可以认为将Rank中所有SDRAM芯片中的Row Buffer合并在一起，就组成了Rank中的Page Buffer。关于Row Buffer、Page Buffer对DRAM访问的影响将在下一节讲述。 以64bit位宽的系统为例，综合列出不同规格SDRAM的3维地址空间，以及组成Rank后的特性： Chip SizeChip DQ/ FabBank NumRow NumCol NumRow Buf Size64bit Page Size64bit Rank Size16Mb16 ISSI220482564kb16kb64MbChip SizeChip DQ/ FabBank NumRow NumCol NumRow Buf Size64bit Page Size64bit Rank Size64Mb32 Micron420482568kb16kb128Mb16 Micron440962564kb16kb256Mb8 Micron440965124kb32kb512Mb4 Micron4409610244k