- 1、本文档共5页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
复习题及答案1.试说明实体端口模式BUFFER和INOUT的不同之处2.doc
复习题及答案
1.试说明实体端口模式BUFFER和INOUT的不同之处?
2.VHDL的数据对象有哪几种?它们之间有什么不同?
3.说明下列各定义的意义:
SIGNAL a , b , c : BIT : =’0’;
CONSTANT TIME1 , TIME2 : TIME : 20ns ;
VARIABLE x , y , z : STD_LOGIC :=’x’;
4.什么是重载函数?重载运算符有何用处?如何调用重载运算符函数?
5.数据类型BIT \ INTEGER \ BOOLEAN分别定义在哪个库中?哪些库和程序包总是可见的?
6.函数和过程有什么区别?
7.若在进程中加入WAIT语句,应注意哪几个方面的问题?
8.哪些情况下需用到程序包STD_LOGIC_UNSIGNED?试举一例。
9.为什么说一条并行赋值语句可以等效为一个进程?如果是这样的话,怎样实现敏感信号的检测?
10.比较CASE语句和WITH_SELECT语句,叙述它们的异同点?
11.将以下程序段转换为WHEN_ELSE语句:
PROCESS (a , b ,c ,d)
BEGIN
IF a=’0’AND b=’1’THEN NEXT1 =1101;
ELSEIF a=’0’THEN NEXT1 =d;
ELSEIF b=’1’THEN NEXT1 =c;
ELSE NEXT1 =1011;
END IF;
END PROCESS;
12.试用并行信号赋值语句分别描述下列器件的功能:
(1) 3-8译码器
(2) 8选1数据选择器
答: BUFFER端口:缓冲模式,具有读功能的输出模式,即信号输出到实体外部,但同时也在内部反馈使用,不允许作为双向端口使用。而INOUT端口:双向模式,即信号的流通是双向的,既可以对此端口赋值,也可以通过此端口读入数据。
2.答:VHDL的数据对象有三种:信号、变量、常量。 它们之间的的区别如下:
信号赋值至少有δ延时,而变量和常量没有;信号除当前值外,有许多相关信息,变量只有当前值,常量的值在设计实体中始终不变;进程对信号敏感而对变量及常量不敏感;信号可以是多个进程的全局信号,变量只在定义它们的顺序域可见,而常量的使用范围取决于它被定义的位置;信号是硬件连线的抽象描述信号赋值,赋值符号 = 而变量和常量的赋值符号 :=。
3.答: eq \o\ac(○,1)定义3个位数据类型的信号a、b、c,它们取值为0;
eq \o\ac(○,2)定义2个时间数据类型的常量TIME1、TIME2,它们值为20ns;
eq \o\ac(○,3)定义3个标准逻辑位 STD_LOGIC数据类型的变量x、y、z,它们的值是强未知的。
4.答:为了方便各种不同数据类型间的运算,VHDL允许用户对原有的基本操作符重新定义,赋予新的含义和功能,从而建立一种新的操作符,这就是重载操作符,定义这种操作符的函数成为重载函数。重载运算符的作用是为了方便各种不同的数据类型间的运算。要调用重载运算符函数,先要在程序包中进行函数体的定义,调用的格式如下 : x =函数名(参数1,参数2,····) 参数个数和类型与所定义的函数要保持一致。
5.答:数据类型BIT \ INTEGER \ BOOLEAN均定义在STD库中。IEEE库和程序包STD_LOGIC.1164 、STD_LOGIC_UNSIGNED、STD_LOGIC_SIGNED、STD_LOGIC_ARITH等总是可见的。
6.答:子程序有两种类型,即过程(PROCEDURE)和函数(FUNCTION)。它们的区别在于:过程的调用可以通过其界面获得多个返回值,而函数只能返回一个值;在函数入口中,所有参数都是输入参数,而过程有输入参数、输出参数和双向参数;过程一般被看作一种语句结构,而函数通常是表达式的一部分;过程可以单独存在,而函数通常作为语句的一部分调用。
7.答:应注意以下问题: eq \o\ac(○,1)已列出敏感信号的进程中不能使用任何形式的WAIT语句; eq \o\ac(○,2)一般情况下,只有WAIT UNTIL格式的等待语句可以被综合器所接受,其余语句格式只能在VHDL仿真器中使用; eq \o\ac(○,3)在使用W
您可能关注的文档
最近下载
- 传承红色文化永葆清廉本色.pptx
- 深圳市合成生物项目可行性研究报告【范文模板】.docx
- JW3651_杰华特 中文资料 规格书 pdf 下载电源管理芯片全线代理.pdf
- (完整版)05S502阀门井图集(2).pdf VIP
- 碧护各个作的使用方法及效果.doc
- 新型钙钛矿(型)太阳能电池组件生产项目可行性研究报告模板-备案拿地.doc VIP
- 一年级下册美术教学设计-第1课 包书皮 ▏人美版(北京) .docx VIP
- 2.5 网络系统 课件 2023—2024学年浙教版(2019)高中信息技术必修 2.pptx VIP
- 焊接材料计算公式.doc VIP
- 阿尔茨海默病性痴呆的健康宣教.pptx
文档评论(0)