FPGA与SOPC设计教程－DE2实践第7章 “计算机组成原理”课程练习.pptVIP

第7章　“计算机组成原理”课程练习 ;7.1 一个简单的计算机系统 7.1.1 建立一个简单的计算机系统 　　在本练习中，我们使用SOPC Builder建立一个如图7.1所示的系统，这个系统由一个NiosⅡ/e处理器和一个片上存储器块组成，NiosⅡ/e处理器用来处理数据，存储器块用来保存指令和数据。 　　请按照以下步骤实现如图7.1所示的NiosⅡ系统： 　　(1) 新建一个QuartusⅡ工程，选择CycloneⅡ EP2C35F672C6作为目标器件，这个器件是Altera DE2平台上采用的器件。 　　(2) 使用SOPC Builder建立一个名为nios_system的系统，系统中包括以下部件： 　　① 带JTAG Debug Module Level 1的NiosⅡ/e处理器。 　　② RAM模式、32位宽、32K字节深度的On-Chip Memory。 　　(3) 从System菜单中选择Auto-Assign Base Addresses，自动分配系统中部件的基地址，得到如图7.1所示的系统。;　　(4) 生成系统后退出SOPC Buidler并返回QuartusⅡ软件。 　　(5) 在Verilog/VHDL模块中例化生成的NiosⅡ系统。 　　(6) 分配引脚如下： 　　① clk-PIN_N2(50MHz时钟输入)。 　　② reset_n-PIN_G26(Altera DE2平台上的按键KEY0)。 　　(7) 编译QuartusⅡ工程。 　　(8) 下载并配置DE2上的CycloneⅡ系列FPGA以实现生成的系统。使用这个系统前，还必须为处理器提供可供执行的程序，;图7.1 SOPC Builder中的Nios II系统 ;7.1.2 对序列中出现的连续的1计数 　　在数字计算机中，所有的数据都是按0和1的序列出现的。代码7.1所列的NiosⅡ汇编语言代码用以测试一串二进制数据中连续出现的1的最大长度。例如0x937a(1001001101111010)中最多有4个1连续出现(粗体部分)。代码7.1用于计算数据0x90abcdef中连续出现1的最大长度。;　　代码7.1 计算数据0x90abcdef中连续出现1的最大长度。 .include nios_macros.s .text .equ TEST_NUM, 0x90abcdef /*接受测试的数据*/ .global _start _start: movia r7, TEST_NUM /*用r7初始化被测试的数据*/ mov r4, r7 /*将数据复制到r4*/ STRING_COUNTER: mov r2, r0 /*初始化计数器*/;STRING_COUNTER_LOOP: /*循环直至r4中没有1*/ beq r4, r0, END_STRING_COUNTER srli r5, r4, 0x01 /*通过移位并将移位结果与自身相与来计算1的数量*/ and r4, r4, r5 addi r2, r2, 0x0001 /*计数器加1*/ br STRING_COUNTER_LOOP END_STRING_COUNTER: mov r16, r2 /*将结果保存在r16中*/ END: br END /*程序结束*/ .end;　　请参照以下步骤编译并执行代码7.1： 　　(1) 打开Altera Debug Client，并用7.1.1小节中生成的系统及代码7.1所示的应用程序配置Altera Debug Client。 　　(2) 编译并装载该程序。 　　(3) 单步执行完该程序，观察指令是如何改变处理器的寄存器值的，当程序执行结束之后，寄存器r16的值应该为4。 　　(4) 将程序计数器(Program Counter)设为0以此来跳过刚开始的两条指令重新执行程序。 　　(5) 在地址0x28设置一个断点，这样程序执行完后会自动停止。 　　(6) 将r7设为0xabcdef90，按F3(继续运行)重新运行程序，检验运行结果是否正确。;7.1.3 指令的组成 　　与数据一样，指令也是由1和0组成的二进制序列。本练习主要考查指令是如何组成的。 　　请参照以下步骤完成练习： 　　(1) 在Altera Debug Client中选择ActionsLoad，重新装载程序，以清除7.1.2小节中对存储器内容的修改，重新执行一遍程序，结束后停下来。 　　(2) 从Altera的网站上下载NiosⅡ Processor Reference Handbook，光盘的Documents目录下也包含了这个手册，用该手册确定and r3,?r7,?r6和sra r7,?r