DSP综合课程的设计格式.docVIP

DSP综合课程设计 2FSK调制解调的实现 组 号: 姓 名: 高晓宇 学 号:201120109102 指导老师:黄宇老师 日 期:2014-6-16 目的和意义 1、地位和作用 FSK（Frequency-shift keying）频移键控：利用载频频率变化来传递数字信息，是信息传输中使用得较早的一种调制方式。 主要优点: 实现起来较容易 抗噪声与抗衰减的性能较好。 3、在中低速数据传输中得到了广泛的应用。 2、目的和任务: 通过本课程的实践，能进一步掌握高级语言程序设计基本概念，掌握基本的程序设计方法；通过设计一个完整的小型程序，初步掌握开发软件所需的需求定义能力、功能分解能力和程序设计能力、代码调试技能；学习编写软件设计文档；为未来的软件设计打下良好的基础。 利用所学知识，设计一个基于DSP的二进制频移键控（2FSK）调制解调系统。了解掌握2FSK调制与解调原理，熟悉Protel99、CCS2.2等软件开发环境，完成对2FSK调制与解调电路设计和仿真，分析仿真结果。 二、内容与要求 （一）课程设计内容 1、绘制具备AD功能的DSP最小系统电路图 2、设计2FSK调制的DSP程序，并给出相应的仿真结果。 3、设计2FSK解调的DSP程序，并给出相应的仿真结果。 （二）课程设计要求 1、了解和熟悉DSP综合试验箱的结构原理和设置；存储器、逻辑控制等 模块的原 理和配置。 2、开发工具：熟悉DSP开发系统的连接；进一步熟悉CCS2.2开发环境的使用方法。 3、DSP结构：进一步熟悉DSP的硬件构造，特别是DSP外围存储单元及接口电路的设计。 4、DSP最小系统设计：绘制DSP最小系统电路图：外围存储器及ADC电路的设计。 5、2FSK调制及解调：理解2FSK调制及解调的原理，设计2FSK调制及解调的方案，给出具体的实现思路。 6.FIR滤波器：计算FIR实现所需的参数。 7.FIR滤波器实现 ：编写FIR滤波器实现的DSP程序。 8.2FSK调制及解调实现：给出2FSK调制及解调实现流程图，编写相关DSP实现程序。 仿真：验证2FSK调制及解调的DSP程序，给出相应的仿真结果。 10.完成课程设计报告：分析系统设计仿真结果，结合相关知识，写出不低于15页的课程设计报告。 三、原理 （一）硬件部分 1、电源电路 ??了降低芯片功耗，C54x系列芯片大部分都采用低电压设计，并且采用双电源供电。 内核电源CVDD：采用1.8V，主要为芯片的内部逻辑提供电压，包括CPU、时钟电路和所有的外设逻辑。 I/O电源DVDD：采用3.3V，主要供I/O接口使用。可直接与外部低压器件接口，而无需额外的电平变换电路。 复位电路 1、定义 当系统上电后，RS引脚应至少保持5个时钟周期稳定的低电平，以确保数据、地址和控制线的正确配置。复位后(RS回到高电平)，CPU从程序存储器的FF80H单元取指，并开始执行程序。 2、复位方式 5402有3种复位方式：上电复位、手动复位、自动复位、软件复位。 前三种是通过硬件电路实现的复位，后一种是通过指令方式实现的复位。 3、时钟电路 （1）作用 时钟电路为系统提供一个工作节拍。 （2）分类 5402的外部参考时钟信号可由有源晶振或无源晶振两种方式提供。 当系统中要求多个不同频率的时钟信号时，首选有源晶振；若采用有源晶振，只需将晶振的输出连接至X2／CLKIN引脚，x1引脚不接任何器件和电压； 当系统中使用单一时钟信号时，可选择无源晶振。若采用无源晶振，则要将晶振的引脚与5402的xl和X2／CLKIN引脚连接。 （3）频率的确定 5402内部的锁相环(PLL)电路，使其工作时钟频率为外部参考时钟的(0．25一15)倍。 PLL时钟模式有硬件配置和软件配置两种方式。 硬件配置是指系统复位时，CPU通过自动检测5402的CLKMDl、CLKMD2、CLKMD3三个引脚的状态，来决定工作时钟与外部参考时钟倍数关系的方式。 软件配置是指系统复位后，通过软件改变PLL寄存器CI。KMD的内容达到调整工作时钟频率的方式。 优点：由于5402的内部指令周期较高，因此常常通过使用其片内的PLL降低片外时钟频率，来提高系统的稳定性。 4、存储器扩展 5402片内有4k×16 bits的ROM和16 k×16 bits的DARAM。 程序存储器 用户的程序不能直接写在片上ROM上，一般来说，应该在片外扩展存储器用来存放用户的程序代码。 数据存储器 在系统运行中，DSP往往要做大量的数据处理工作，经常有一些采集到的或生成的数据需要及