嵌入式系统psoc2介绍及应用分析.ppt

;第二讲 嵌入式系统硬件平台; 嵌入式系统的硬件除了核心部件——嵌入式处理器，还包括存储器系统、外围接口部件以及连接各种设备的总线系统。 其中，存储器是嵌入式系统存放数据和程序的功能部件； 而外围设备决定了应用于不同领域的嵌入式系统的独特功能。 ;嵌入式系统的硬件组成 ; 嵌入式系统的硬件是以嵌入式处理器为中心，由存储器、I/O单元电路、通信模块、其它外部设备等必要的辅助接口组成。 在实际应用中，嵌入式系统硬件配置非常精简，除了微处理器和基本的外围电路以外，其余的电路可以根据需要和成本进行裁剪、定制。 通常，嵌入式系统还包括人机交互界面，用于系统与人的交互。人机界面常常使用键盘、液晶屏、触摸屏等部件，以方便与人的交互操作。; 存储器是构成嵌入式系统硬件的重要组成部分。??嵌入式系统中使用的存储器可以只是内部存储器，也可以包含外部存储器。 嵌入式处理器工作时必须有附属电路支持。在设计其硬件电路时，常常将它们与嵌入式处理器设计成一个模块，形成处理器子系统。 嵌入式处理器在功能上与通用处理器的区别之一在于嵌入式处理器上集成了大量的I/O电路。用户在开发时，根据系统需求选择嵌入式处理器，而不是让嵌入式处理器另外选择配合I/O电路。 ;总线概念 总线协议 DMA 总线配置 总线实例 ; 所有微机系统的总线结构，不外乎有“冯·诺伊曼”和“哈佛”两种。;冯·诺伊曼总线结构将程序存储器和数据存储器合在一起管理，采用同一套地址和数据总线对它们进行寻址。因此总线就特别繁忙，成为提高运行速度的“瓶颈”。 但在使用上非常灵活。 哈佛总线结构采用两套总线分别控制程序存储器和数据存储器，分别读取程序代码和数据。 ☆ 降低了总线繁忙程度和指令执行的时间。 ☆ 哈佛结构使得指令的执行时间相等，提高了控制性能。;第二讲 嵌入式系统硬件平台;第二讲 嵌入式系统硬件平台;2. 总线协议;四周期握手协议;2．总线读写 ; 总线行为经常用时序图来说明，时序图表示了总线上的信号如何随时间变化。 ;第二讲 嵌入式系统硬件平台; HD44780液晶显示控制器 （CPU）写操作总线时序图; 在许多系统中，总线上也可执行突发数据传输。 ; 总线事务的状态机是对时序图的有效补充。 当CPU决定执行一个读事务，它转换到新状态，并发给让设备正确工作的总线信号；而设备状态转换图捕获它这一端的总线协议状态。 ;3. DMA ; 直接存储器访问（Direct Memory Access，DMA）是允许读写不由CPU控制的总线操作。 虽然名字上有“存储器”，但DMA也可以适用于映射到地址空间上的别的I/O设备。 DMA使用一种称为DMA控制器的专用硬件来完成外设与存储器之间的高速数据传送。 DMA控制器从CPU请求总线控制，当CPU不需使用总线传输数据时，则DMA控制器得到总线控制权，它能像CPU那样提供存储地址和必要的读写控制信号，实现直接在设备和存储器之间执行读写操作。 ;图3-7 带DMA控制器的总线 ;4. 总线配置 ; 使用这样的总线配置主要考虑到以下几个原因:;5. 总线实例 ; 存储器用来存放计算机工作所必须的数据和程序，在嵌入式系统中普遍使用。 嵌入式微处理器在运行时，大部分总线周期都是用于对存储器的读/写访问。存储器系统性能的好坏将在很大程度上影响嵌入式系统的性能。 为了追求存储器的高性能，一方面要从存储单元的设计、制造上研究改进；另一方面从存储器系统的结构上探索、优化。;1. 嵌入式系统存储器子系统的结构 ; 大量使用高速存储器，使它们在速度上与处理器相吻合，能够简便地解决问题，但受到经济上的限制。 在实际的计算机系统中，总是采用分级的方法来设计整个存储器系统。 全部存储系统分为四级，即寄存器组、高速缓存、内存和外存。它们在存取速度上依次递减，而在存储容量上逐级递增。;分级的存储器子系统 ;寄存器组; 从总体上说，设置一系列寄存器是为了尽可能减少微处理器直接从外部取数的次数。 但由于寄存器组是制作在微处理器内部的，受芯片面积和集成度的限制，寄存器的数量不可能做得很多。 ;高速缓冲存储器（Cache）;内存;外存;2. RAM; RAM用于数据的临时存储或缓冲存储，在嵌入式系统中主要用于：;静态RAM 动态RAM 如何选择RAM ;(1) 静态RAM ; SRAM的操作方法有两种，即读操作和写操作。异步SRAM的操作是最简单的，如下： 异步SRAM上的读操作方法：; 在使用SRAM时，需要考虑SRAM与处理器的匹配，一般包括：;(2) 动