时基电路应用.docVIP

《科技传播》 2009?9（下）86应用科学 Applied Science 555时基电路在定时电路中的应用 The way of detecting electronic componentsin Radio Assembling 贾宇向1，贾韫博2 1. 河南广播电视大学 , 河南郑州 450008 2. 深圳华宜设计公司 , 广东深圳 450015摘 要 555时基电路是一种应用十分广泛的模拟－数字混合式集成电路。本文在分析555时基电路工作原理的基础上阐述了 555 时基电路在定时电路中的应用。关 键 词 555 时基电路 ；触发端 ；时间常数 ；晶体管中图分类号 TN710 文献标识码 A 文章编号 1674-6708（2009）05-0086-03 Abstract 555 timer is a very widespread application of analogue-digital hybrid and integrated circuit. Thepaper elaborates the application of 555 timer in the timed circuit as the base of its principle.Keywords 555 timer；trigger point；time constant；transistor 555 时基电路是一种应用十分广泛的模拟－数字混合式集成 电 路 ，国 外 产 品 型 号 有 NE555、LM555、XR555、CA555、RC555、LC555 等 ， 国 内 产 品 型 号 有 5G1555、SL555、FX555 等。它们的内部功能结构和引脚排列序号都相同 ，因此可以在使用时相互代换。555 时基电路最早是为了取代体积大、精度低的机械式定时器而设计的集成电路 ，具有定时精度高、温度漂移小、速度快、可直接与数字电路相连、结构简单、功能多、驱动电流较大等优点。 1 555 时基电路工作原理 1.1 555 时基电路基本特性 555 时基电路内部一共集成了 21 个晶体三极管、4 个晶体二极管和 16 个电阻器 ，组成了两个电压比较器、一个 R-S触发器、一个放电晶体管和一个由 3 个全等电阻组成的分压器。555 时基电路集成电路的电路图见下图 1 中虚线所围部分 ，图中 ，A1 和 A2 是两个高增益电压比较器 ，它们的输出端分别接到触发器的 R 端（置“0”端）和 S 端（置“1”端）；VT是放电晶体管 ；R1、R2 和 R3 的阻值相等 ，均为 5KΩ 并组成分压器 ，555 的名称就是因此得名。图 1 中 ，A1 为 上 比 较 器 ，A2 为 下 比 较 器 ，由 于 R1、R2 和 R3 的阻值相等 ，均为 5KΩ、因此集成电路的 5 脚（控制端 VC）电位固定在 23DDV（DDV 为时基电路的工作电源电压），6 脚叫做阈值输入端 TH。同理 ，下比较器 A2 的同相输入端电位被固定在 13DDV ，反相输入端（即 2 脚）作为触发输入端TR。A1 和 A2 的输出端分别送到 R-S 触发器（即双稳态触发器）的置位端（即置“1”）S 和复位端（即置“0”）R，以控制输出端 OUT 即（3 脚的电平状态和放电管 VT 的导通与截止。图 1 所示外部元件电阻 R1、电容 C1 与 555 时基电路接成单稳态电路。由于 A1 的基准设在反相输入端（ 23DDV），所以当阈值端 TH（即第 6 脚）电压高于或等于 23DDV时 ，A1 输出高电平 ，使触发器复位 ，输出端 3 脚为低电平 ，即Q 0, Q1= =，此时放电管 VT 导通 ，时基电路的 7、1 两脚被VT 短接 ，外部定时电容 Ct可以通过 7 脚、1 脚放电。而 A2的基准是设在同相输入端 ，因此只有触发端（即 2 脚）电平小于或等于 13DDV时 ，A2 输出高电平 ，触发器被置位 ，3 脚输出高电平 ，即Q 1, Q0= = ，放电器 VT 截止 ，7 脚、1 脚之间断路 ，相当于 DIS 端 7 脚悬空 ，此时外电容 Ct可通过电阻Rt充电。阈值端 6 脚称为高触发端 ，它只对高电平（不小于23DDV）有效 ，低电平无效。触发器 2 脚叫做低触发端 ，它只对低电平（不大于 13DDV）有效 ，对高电平无效。 1.2 555 时基电路的真值表 时基电路的第 5 脚为控制端 VC，可以通过外接分压电阻或稳压管来改变 A1、A2 两个电压比较器的基准电压以扩大其应用范围。使用 VC 端一般可以悬空出来或通过 0.01μF 电容器接地 GND 以消除干扰。 2 555 时基电路基本工作模式 555 时基电路应用十分广泛 ，用它可以轻易组成各种性能稳定的高 / 低频振