基于FPGA的MQ算术编码器的设计与实现-武汉工商学院.doc

PAGE  PAGE 7 基于FPGA的MQ算术编码器的设计与实现 杨祖芳 （武汉长江工商学院 工学院，湖北 武汉 430065） 摘 要：对基于JPEG2000的MQ算术编码算法进行了深入分析，充分考虑硬件并行执行的优势，在总结前人研究的基础上，对MQ编码算法进行了优化以适应硬件实现。基于优化的编码流程，本文设计并实现了一种基于四级流水线的MQ编码器硬件构架。该硬件结构能够每个时钟周期处理一对输入数据（CX，D），并较好地解决了同一时钟产生两个字节码流输出的问题。采用硬件描述语言完成设计，利用ModelSim进行功能仿真，并基于Altera 的FPGA器件EP2SGX90FF1508上进行综合。结果表明，本文设计的编码器最高工作频率达到78.64MHz，占用528个逻辑单元。本文设计在占用较少硬件资源的条件下，较好的满足了系统实时性的需要。 关键词：MQ编码器；FPGA；JPEG2000；EBCOT 中国分类号：TN492 文献标识码：A 文章编号：2044/ZY（2013）04-0000-00 JPEG2000图像压缩算法[1,2]提供了许多优异的特征，压缩比高、压缩质量好，支持渐进传输、感兴趣区域编码、支持有损和无损压缩、码流随即访问、可以错误恢复等。然而在带来这些优点的同时，JPEG2000的计算复杂度却成倍增加，特别是在EBCOT Tier-1编码算法中。EBCOT Tier-1是一个基于上下文的熵编码器，由位平面编码和MQ算术编码组成。自适应二进制算术编码MQ编码器不仅是基于位级的实现，而且其实现包含连续的加减法运算、移位运算、查找表函数和相关的条件判断分支，相应数据之间具有很强的相关性，因此，MQ编码器成为EBCOT编码算法高速实现的最严重的瓶颈，也是JPEG2000中最难高效实现的模块。 本文对MQ编码算法进行深入分析，在此基础上对算法进行优化以适应硬件的高速处理，设计了一种4级流水线的VLSI结构，给出了具体的设计过程并在Altera FPGA上仿真验证。 1 MQ编码器原理 MQ算术编码器具有位缓存的策略和无乘法的近似等优点[3]。同时，MQ编码器是自适应编码器，编、解码器从同一概率模型的同一起始状态开始，每处理一个判决，模型就更新一次，从而能够适应符号概率值不断变换的情况。此外，MQ编码器适用于二进制编码并采用概率估值模型来简化概率模型。MQ编码器的概率估计模板包括8个周边像素，共19个上下文（context），47个概率状态。图1是MQ编码器的输入输出数据流，量化以后的小波系数，经过位平面编码(BPC)以后，生成上下文CX(Context)和待压缩数据D(Decision)。MQ编码器将CX和D进行处理，得到压缩以后的数据CD(Compressed Data)。 图1 算术编码器的输入与输出 对于二进制算术编码进程来说，递归概率间隔细分是其基础。随着每个二进制判决D， —————————————— 收稿日期：2013—10—28 作者简介：杨祖芳（1981—），女，湖北省荆州市人。武汉长江工商学院助教，硕士。 当前概率间隔被细分为2个子间隔，分别为大概率符号（MPS）子间隔和小概率符号（LPS）子间隔，且比特流也被修改，它总是指向分配给已出现符号概率间隔的较低的边界。MQ算术编码器的MPS子间隔在上，LPS子间隔在下，因此，当MPS被编码时，LPS的子间隔被加到码串中；当LPS被编码时，码串不变。在MQ编码中，LPS的概率为Qe，MPS的概率为1-Qe。编码时设置两个专用寄存器A和C，A寄存器为子区间的宽度，C寄存器为子区间的起始位置。那么子区间的精确计算为： A-( Qe *A)=MPS 子区间 (Qe *A)=LPS 子区间 在MQ编码器中，A的值总是被认为在1附近。为了便于实现，对乘法运算进行了近似处理： A- Qe =MPS 子区间 Qe =LPS 子区间 实际上，A的值总是保持在0.75（十六进制表示为0x8000）～1.5之间。每当A小于0.75的时候，就对A乘以2，直到A大于或者等于0.75，这个过程称为重归一化。A加倍，C也每次被加倍。为防止重归一化造成C溢出，C的最高字节将被定期移出到外部缓存中并输出，这就是输出的压缩码流CD。此外，当出现LPS子间隔大于MPS子间隔的情况时，需交换LPS和MPS代表的符号，这种情况只有在重归一化时才可能发生。 2 算法优化 2.1 编码区间更新的化简 在MQ算术编码器的标准算法流程中，区间更新部分包括CODE0，CODE1，CODEMPS，CODELPS四个子流程，共五、六个判别/执行步骤，相当繁琐，造成处理效率低下。这里把判别条件进行了归纳化简，可以得到如图2所示的优化的区间更新流程。