实验6六计数器及其应用.ppt.ppt

2、用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。 二进制异步减法计数器的时序波形图和状态图。 如将低位触发器的 端和高一位的CP端相连接，则构成加法计数器 * * 1． 学习集成触发器构成计数器的方法。2． 掌握中规模集成计数器的使用方法及功能测试方法。3． 用集成电路计数器构成1／N分频器。 实验六、计数器及其应用 一、实验目的： 1. 数字电路实验箱。2. 双D触发器74LS74(两片） 同步十进制可逆计数器74LS192 四－二输入与非门74LS00（CC4011）。 二、实验仪器及元器件： 三、实验原理 1、74LS74(双D触发器) 特点：（1）单输入端的双D触发器。 （2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。 （3）为TTL边沿触发器，CP上升沿触发。 工作原理：D触发器都接成T’触发器。 由于是上升沿触发，则应将低位触发器的Q端与相邻高位 触发器的时钟脉冲输入端相连，即从Q端取借位信号。 Q 0 CP Q 1 Q 3 Q 2 3、同步十进制可逆计数器74LS192 LD——置数端；CPU——加计数端；CPD——减计数端；CO——非同步进位输出端；BO——非同步借位输出端；D0、D1、D2、D3——计数器输入端；Q0、Q1、Q2、Q3——数据输出端；CR——清除端 4、实现任意进制计数 假定已有N进制计数器，而需要得到一个M进制计数器时，只要MN，用复位法使计数器计数到M时置0，即获得M进制计数器。分异步清零和同步清零两种情况。 四、实验内容： 1. 用两片74LS74（或CC4013）D触发器分别构成四位二进制异步加法计数器和减法计数器，测试逻辑功能。 （1）将两片74LS74结成加法计数器。输入端D3、D2、D1、D0 接至逻辑开关输出插孔，将CP端接单次脉冲源，输出端Q3、Q2、Q1、Q0接逻辑电平显示插孔， VCC接高电平+5V。????（2）清零后，逐个送入单次脉冲，观察并记录Q3、Q2、Q1、Q0状态。????（3）将单次脉冲改为1Hz的连续脉冲，观Q3、Q2、Q1、Q0的状态。????（4）将CP改为1KHz，用示波器观察CP、Q3、Q2、Q1、Q0端波形。????（5）改结成减法计数器，重复上述步骤，并列表记录输出状态。 2、测试同步十进制可逆计数器74LS192的逻辑功能。 3、用两片74LS192构成60进制计数器。 五、实验报告 1. 画出实验线路图，记录整理实验现象及实验所得的有关波形，对实验结果进行分析。2. 总结使用集成计数器的体会。