原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
您好 我碰到以下问题，还望您帮着解答下。
1、我现在不知道是否我手上的ADS4125评估板有问题，确定是硬件问题的话，考虑重新买一块。但是不知道怎么确定评估板真的有问题
2、二进制补码和偏移二进制码有什么区别？
A、二进制补码和偏移二进制码是不是都是有符号数。我的FPGA处理是把输入数据当成有符号数的；
B、我用chipscope抓正弦波数据时，把两种形式的输入做了个对比，正弦波频率1MHZ，二进制补码采用binary显示波形，偏移二进制采用有符号十进制显示波形：
偏移二进制显示 ①偏移二进制输入正弦波信号功率-25dbm
②偏移二进制输入正弦波信号功率-15dbm（感觉这个波形采的还不错）
③偏移二进制输入正弦波信号功率-10dbm
二进制补码显示 ①二进制补码输入正弦波信号功率-25dbm
②偏移二进制输入正弦波信号功率-15dbm
③偏移二进制输入正弦波信号功率-10dbm
、
3、按照该时序要求 对应的VERILOG程序，是否程序转化上有错误吗？？
输入data是通过IBUFDS 差分输入转化而来的单端数据
如 IBUFDS DATA_IN0(
.I(datain_p[0]),
.IB(datain_n[0]),
.O(datain[0])
);
module diff_tranform(
reset,
clk_p, // clk_n对应AD的cCLKOUTP
clk_n, /clk_p对应AD的CLKOUTM
//clk,
datain,
data
);
input clk_p,clk_n,reset;
input [5:0] datain;
output[11:0] data;
reg [5:0] data1,data1_1,data2,data2_2,data11;
always@(negedge clk_n or posedge reset) // ，将奇数位数据存入寄存器
begin
if(reset)
begin
data1=6d0; //even data
data1_1=6d0;
//data2=6d0;
//data_out=6d0;
end
else
begin
data1=datain;
data1_1=data1;
end
end
always@(negedge clk_p or posedge reset) //，将偶数位数据存入寄存器
if(reset)
begin
data2=6d0; //odd data
data2_2=6d0;
data11=6d0;
//data2=6d0;
//data_out=6d0;
end
else
begin
data2=datain;
data2_2=data2;
data11=data1_1; //将奇数位数据延迟半个时钟与偶数为数据对齐
end
reg[11:0] dataout;
always@(negedge clk_p or posedge reset ) //将奇偶数据合并
if(reset)
dataout=12d0;
else
dataout={data2_2[5],data11[5],data2_2[4],data11[4],data2_2[3],data11[3],data2_2[2],data11[2],data2_2[1],data11[1],data2_2[0],data11[0]};
assign data=dataout;
endmodule
文档评论（0）