计算机组成原理-运算器组成实验计算机组成原理-运算器组成实验.docVIP

南通大学计算机科学与技术学院上机实验报告 课程名称：计算机组成原理 年级：上机日期：2014姓名：学号:班级:实验名称：实验二运算器组成实验 教师： 成绩： 一、目的及要求 一、实验目的 1.掌握算术逻辑运算单元（ALU）的工作原理。 2.熟悉简单运算器的数据传送通路。 3.掌握8位补码加/减法运算器的设计方法。 4.掌握运算器电路的仿真测试方法。 实验要求： 1.做好实验预习，掌握运算器的数据传送通路和ALU的功能特性。 2. 实验完毕，写出实验报告. 二、环境（软、硬件平台） 软件平台：Quartus Ⅱ 硬件平台:：现行的XP，WIN7，64位机都可以使用 三、内容及步骤（包括程序流程及说明） 实验参考电路如下图所示，下图（a）是1位全加器的电路原理图，图（b）是由1位全加器采用行波进位方法设计的多位补码加/减法运算器。 1.设计一???8位补码加/减法运算器 (1)参考图1，在QUARTUS II里输入原理图，设计一个8位补码加/减法运算器。 ①一位二进制的加减法器电路图为： ②建立波形文件，设置数值进行测试 ③封装为芯片，设计8位二进制的加减法器，电路图如下 ④创建波形文件，对该8位补码加/减法运算器进行功能仿真测试测试通过后，封装成一个芯片。 2. 设计8位运算器通路电路 参考下图2，利用实验任务1设计的8位补码加/减法运算器芯片建立运算器通路。 实验电路图如下： 3．利用仿真波形，测试数据通路的正确性。 设定各控制信号的状态，完成下列操作，要求记录各控制信号的值及时序关系。 （1）在输入数据IN7~IN0上输入数据后，开启输入缓冲三态门，检查总线BUS7~BUS0上的值与IN0~IN7端输入的数据是否一致。 开启缓冲三态门，波形如下： 时序关系表为： 序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS01010000100H00H2010000101H01H3010000102H02H（2）给DR1存入55H，检查数据是否存入，请说明检查方法。 检查方法，在DR1中存入55H，同时在DR2中存入00H，检测总线输出的数即为存入的数据，波形图如下： 时序关系表为： 序号nsw-busnR0-BUSLDR1LDR2LDR3mnalu-busIN7~IN0BUS7~BUS0101上升沿000155H55H2110上升沿00100HZZH300上升沿000100H00H41000上升沿0155HZZH5100000055H55H（3）给DR2存入AAH，检查数据是否存入，请说明检查方法。 方法与上相同，在DR1中存入55H，同时在DR2中存入00H，检测总线输出的数即为存入的数据，波形图如下： 时序关系表为： 序号nsw-busnR0-BUSLDR1LDR2LDR3mnalu-busIN7~IN0BUS7~BUS0101上升沿0001AAHAAH2110上升沿00100HZZH300上升沿000100H00H41000上升沿0100HZZH5100000055HAAH （4）完成加法运算，求55H+AAH，检查运算结果是否正确，请说明检查方法。 波形图如下： 时序图为： 序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS0100上升沿0155210上升沿01300上升沿01AA410上升沿0151000FF （5）完成减法运算，分别求55H-AAH和AAH-55H，检查运算结果是否正确，请说明检查方法。 ①计算AA-55，波形图如下： 时序图如下： 序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS0100上升沿1155210上升沿11300上升沿11AA410上升沿1151010AB②计算55-AA，波形图，时序图为： 序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7