第5章触发器.ppt.ppt

* 第4章 触发器 学习要点： 基本触发器的结构及特点 触发器的功能描述方法 触发器的使用方法 第4章 触发器 4.1 基本触发器 退出 4.2 边沿触发器 4.1 基本触发器 4.1.1 基本RS触发器 4.1.2 钟控RS触发器 4.1.3 D触发器 退出 4.1.4 JK触发器 4.1.5 T触发器和T触发器 4.1.6 基本触发器的空翻和震荡现象 触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。 所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T′触发器；根据触发方式的不同，可分为电平触发和边沿触发两种类型。 4.1.1 基本RS触发器 电路组成和逻辑符号 信号输入端，低电平有效。 信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态， 工作原理 R S Q 1 0 0 1 1 0 0 ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 0 1 1 0 R S Q 1 0 0 ②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 0 1 1 1 1 1 0 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 R S Q 1 0 0 0 1 1 1 1 不变 1 0 0 0 1 1 R S Q 1 0 0 0 1 1 1 1 不变 0 0 不定 ？ ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 特性表（真值表） 现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处的新的稳定状态。 输 入 输出 状 态 说 明 0 0 0 × 禁止 1 × 0 1 0 0 置0 Qn+1=0 1 0 1 0 0 1 置1 Qn+1=1 1 1 1 1 0 0 保持 Qn+1=Qn 1 1 状态图 描述触发器的状态转换关系及转换条件的图形称为状态图 ①当触发器处在0状态，即Qn=0时，若输入信号 ＝01或11，触发器仍为0状态； RS RS 若 ＝10，触发器就会翻转成为1状态。 ②当触发器处在1状态，即Qn=1时，若输入信号 ＝10或11，触发器仍为1状态； RS RS 若 ＝01，触发器就会翻转成为0状态。 如下图所示，给定不同时刻的触发信号波形，可以得到触发器的状态变换波形。 波形图（时序图） R S Q Q 置1 置0 置1 置1 置1 保持 不允许 4.1.2 钟控RS触发器 逻辑图 逻辑符号 CP＝0时，R=S=1，触发器保持原来状态不变。 CP＝1时，工作情况与基本RS触发器相同。 特性表 钟控RS触发器的卡诺图 特征方程 CP=1期间有效 状态图 4.1.3 D触发器 如图改变钟控RS触发器的连接，就构成了D触发器，这样就不会出现R和S端同时为1的禁止状态。 特征方程 状态图 4.1.4 JK触发器 电路图 代入钟控RS触发器的特征方程，即可得到主从JK触发器的特征方程： 将 真值表 状态图 JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转 时序图 逻辑符号 4.1.5 T触发器和T′触发器 电路图 特征方程 当T=1时，触发器称为触发器，可得触发器的特征方程为 状态图 4.1.6 基本触发器的空翻和振荡现象 前面所介绍的触发器都是在CP=1期间触发信号有效，这种触发器称为电平触发或电位触发