第5章.存储器原理与接口答辩.pptVIP

地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。 存储体： 是存储芯片的主体，由基本存储元按照一定的排列规律构成。 * 全译码法 ? 适用于组合容量较大的存储器 ? 结构复杂 部分译码法 线译码法 ? 适用于容量较小的存储器 ? 结构简单 通过存储芯片的片选端与系统的高位地址线相关联来实现对存储芯片（芯片组）的寻址，常用的方法有： 全译码——全部高位地址线与片选端关联（参与芯片译码） 部分译码——部分高位地址线与片选端关联（参与芯片译码） 线选法——某根高位地址线与片选端关联（参与芯片译码） * 2764是8kb＊8b 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） * 切记： 不能任意多条线选地址位同时为0,这样会导致多片存储体同时选通，比如，若A14 A13＝“00”， 此时 00000H～01FFFH，08000～09FFFH 的地址将不能使用 地址不连续和地址重叠给程序员编程带来不便 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 全译码法提供了对全部存储空间的寻址能力，所以用在较大的系统中，当存储器的实际容量比寻址空间小的时候，可以只用某几个片选信号。 采用全译码， 只有部分（高位）地址线参与对存储芯片的译码，用于存储空间较大，但又不是足够大的情况。此时，用线选法则地址线不够，但又没必要采用全译码法 因为没有选用的高位地址为1或0时，选择的都是同一个存储单元。此外，采用不同的高位地址作为片选信号，会产生不同的地址空间。 ——一个综合性例子(最大组态) 6264——〉8k*8 2732——〉4k*8 * * 4个4Kb×8的芯片构成16KB的SRAM子系统，这个子系统分为两部分： 4Kb×8的存储模块； 总线驱动器和外围电路。 两点说明： 关于片选信号CE#和数据线 ：这里有4个4k*8b的存储模块，同一时刻，只能有一个模块的CE有效（通过A13A12的组合译码产生片选信号） 关于写信号WE#：我们会发现，这4个模块上除了连有写信号外，没有读信号，因为，对一个RAM单元来说，在地址信号有效以后，一定是进行读或者写的操作，即非读即写，非此即彼。因此，只用一个写信号就可以既控制读又控制写操作，从而节省芯片引脚 * DRAM是需要定时刷新的，否则其中数据会丢失。 2164是64k＊1b的DRAM芯片，内部就应该是64k个存储单元，对应于16根地址线，然而它对外只有8条地址引脚，这样行地址和列地址只能共用同一组引脚，得通过靠时序来区分是行地址还是列地址，并通过内部锁存器将行地址和列地址锁存起来。8203送来行地址时，同时送来RAS负脉冲作为行地址的选通信号；送来列地址时，同时送来CAS作为列地址选通信号。WE是写信号。每128个时钟周期构成一个刷新周期，可以将整个64k的DRAM刷新一遍。 8203是64K动态RAM控制器，尽管它的主要功能是实现刷新，但在芯片设计时，还把其它一些功能包含其中，事实上，它是CPU和DRAM之间的接口，因此，它也负责传递列地址选通信号CAS和写信号WE。 由OUT7~0分别与RAS和CAS信号配合，提供行地址和列地址。 WE是写信号，由于采用非写即读的法则，即在行列地址均有效的前提下，如果we有效，则进行写操作，反之，进行读操作。尽管8203输入端有we和rd两个读写信号，但输出只有一个写信号。 SACK信号未使用，它是一个输出信号，表明存储器读/写周期的开始。如果CPU读/写信号到达时，正好处于刷新周期中，则SACK会自动演示到下一周期发出。 XACK在读周期中表明当前数据已有效，在写周期中表明当前已完成写操作。 REFRQ专门用来输入外部刷新请求信号，尽管8203内部有一个定时刷新器，使得所连接的RAM子系统每隔2ms就刷新一次，但有时候，由于RAM参数不同，希望从外部控制刷新定时，就可从REFRQ输入刷新请求。 PCS是8203的片选信号，因为有时系统中有多个8203及其管理的DRAM子系统。 在微机系统中，所需要的存储容量往往比单个芯片的容量大，所以需要扩充，存储器的数据宽度扩充和字节数扩充 （1）存储器容量的扩充体现在两方面： 数据宽度的扩充 字节数的扩充 （2）数据宽度扩充和字节数扩充的方法 扩充时，主要涉及地址线、数据线和控制线的连接。 比如，现在用32k*8b的EPROM芯