第8章时序逻辑电路的基本单元-触发器_2015_ST答辩.ppt

第八章 时序电路的基本单元-触发器;§8.1 触发器的特性;{end};触发器的特性（1）;触发器的特性（2）;触发器的特性（3）;触发器的特性（4）;;;;;;;;;基本RS触发器：状态分析;;;;特性表（真值表）;;次态Qn+1的卡诺图;状态转换图;波形图;基本RS触发器的特点; 由或非门构成的基本RS触发器 ;2、输入和输出的关系 ;;;;优点：;优点：;时钟控制的触发器;钟控触发器的分类;8.1.2 钟控RS触发器 ;8.1.2 钟控RS触发器 (又称同步RS触发器）;;CLK;CLK=1时;;CLK=1时;;基本RS触发器（7）;在CLK=1的全部时间里， S和R的变化都将引起输出状态的变化。;;;钟控同步RS触发器;（带异步置位、复位端）;;;;;;CP=0时;CP=1时;;;;（3）D锁存器的“空翻”现象;;;边沿触发器有：;电路结构和工作原理;2、用CMOS传输门设计的边沿触发器（略） ;用CMOS传输门设计的边沿触发器（略） ;用CMOS传输门设计的边沿触发器（略） ;用CMOS传输门设计的边沿触发器（略） ;;;（维持阻塞）;;;;;;;;;;;8.4 主从触发器(脉冲触发的触发器);;;;;;;CP＝0 时 触发器状态保持 CP＝1 时 ;同步T′触发器;;;;;;边沿触发器;;;主;(5) 列出真值表 ;二、脉冲触发方式的动作特点;;例1：一个下降沿触发的JK触发器，给定CP、J、K 的波形如下，试画出相应的输出 Q 和Q 波形。设初始状态为0。;;例2：一个下降沿触发的JK触发器，给定CP、J、K 的波形如下，试画出相应的输出 Q 和Q 波形。设初始状态为0。;; 例4：已知电路及输入端A、B，时钟CP的波形如图所示，试画出输出端Q的波形，图中JK触发器为边沿型触发器，初始状态为0。;;8.9 触发器的逻辑功能及激励表;一、SR触发器;一、SR触发器;二、JK触发器 1.定义(略) ;二、JK触发器 ;三、T触发器;四、D触发器;逻辑功能： 是 与输入X 及 在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿）;8.7 不同类型触发器间的转换 ;;产品化的JK触发器和D型触发器;;;;;;;;;;; 8.6 触发器的时间参数(动态特性)（略）;SR锁存器的动态特性;一、建立时间 二、保持时间 三、传输延迟时间tPHL、tPLH 四、最高时钟频率 fc(max)≤1/(6tpd);;触发器特点;真值表：触发器次态与输入信号和电路原有状态 之间关系的真值表。;本章作业