第6章时序逻辑电路的与设计答辩.ppt

QD：计数值在0~7时，QD=0；计数值在8~15时，QD=1；从1111→0000时，QD(或OC)才有1→0。 (b) 工作过程 ② 7位并入-串出转换电路 (a) 电路连接 2芯片同步级联：片1 Q4→片2 SR 并行输入端：片1的D0=0 控制端：两芯片的S0=1，Cr=1 (b) 工作 过程 启动：ST=0→ S1S0=11→将并入 (2) 构成移位型计数器 寄存器状态方程 移位型计数器的设计，重点在于设计D1的反馈方程。 移位型计数器的组成 假设是右移 等效电路 (P124) ① 环型计数器 反馈方程：D1=Qn 74LS194构成的4位环型计数器为例 (a) 反馈方程： SR=Q3 (b) 状态方程 (c) 状态图 一般圈①作为有效循环 可见： 4位移存器只能构成模4的计数器。 同理，n位移存器只能构成模为n的环形计数器。 缺点：无效循环太多 不能自启动 优点：无译码电路 (d) 能完成自启动的修正电路 ② 扭环型计数器(循环码或约翰逊计数器) 74LS194构成的4位扭环形计数器为例 (b) 状态方程 (c) 状态图 结论: (ⅰ) n位移存器只能构成模为2n的扭环形计数器. (ⅱ) 相邻状态间仅有1位不同，不产生竞争冒险. 反馈方程： (a) 反馈方程： SR=Q3 不能自启动 (d) 能完成自启动的修正电路 由电路可知： (ⅰ)只有Q0Q3=11时，才有S1=1→置数→下1状态为0111； (ⅱ) 其它情况， S1=0，电路同图6.5.19(a)，状态转移同6.5.19(b)。 课后思考：根据此分析，总结出自启动电路的设计方法。 (e) 模为奇数的扭环计数器 前面的扭环计数器：M=2n 模为2n-1的反馈方程 : 74LS194 构成的 7 分频电路和状态表(课后分析) 6.5.3　序列信号发生器 概念 序列信号：一组串行周期性的二进制码。 序列信号发生器：能产生一组或多组序列信号的电路。 种类 按照循环长度M和触发器数目n关系分为以下三种： (1) 最大循环长度序列码：M=2n。 (2) 最长线性序列码(m序列码)：M=2n-1。 (3) 任意循环长度序列码：M＜2n。 1. 移位型序列信号发生器 组成： 移位寄存器+反馈电路(右图) 设计步骤： (4) 画逻辑图。 (1) 确定寄存器的位数n，及其M个独立状态。　　 (2) M个独立状态→态序表和反馈函数表→反馈函数F的表达式。 (3) 检查自启动性能。 【例6.5.4】设计1个产生100111序列的移位型序列信号发生器。 (1) 确定寄存器的位数n，及其M个独立状态。 ① 先假设n=3，然后按移位规律3位一组得到6个状态： 111重复，不独立。 ② 再取n=4，同样得到6个状态： 1001、0011、0111、1111、1110、1100 100、001、011、111、111、110 没有重复，独立。 因此确定n=4，用一片74LS194即可。 (2)列态序表和反馈函数表，求反馈函数F的表达式。 1 1 1 1 0 0 由6个独立状态→态序表(左边部分) 只有左移和反馈值如表才能实现态序表. 分析态序表，可知： (SL) 左移→反馈函数F接SL 反馈函数表 F的卡诺图 反馈函数 (3) 检查自启动性能。 根据以上结果作出完全状态图如右。 可见，它不能自启动。 修改 设计： 改K圈如右 可见：只有0010和0110两个无关项的圈法有变化(对应F=1→0)。 故 其它态的次态不变， 0010的次态变成0100， 0110的次态变成1100。 可见，具有自启动能力。　 反馈函数 可将图6.5.23(b)修改如右。 (4) 画逻辑图。 反馈函数: 移位寄存器用一片74LS194。 ① 反馈网络用SSI门电路 ② 反馈网络用MSI组合器件(4选1MUX) 令A1A0=Q0Q2，则 故4选1MUX： D0=1，D1=Q3，D2=1，D3=0 2. 计数型序列信号发生器 组成： 计数器+组合电路(右图) 设计步骤： (1) 设计模M计数器：状态任意 (2) 设计输出电路： 不是反馈电路 M为序列码长度 输入：计数器的状态；输出：序列码 根据计数器状态转移和序列码的对应关系列真值表。 优点：易于设计，能同时产生多组序列码 根据计数状态和输出序列的对应关系，列出真值表。 【例6.5.5】设计产生1101000101序列码的计数型序列信号发生器。 　解：(1) 设计计数器： M=10，故设计模10计数器。 采用OC置数法实现：OC=1时置数 LD低电平有效，故OC加反门后接LD。 译码态=1111→计数范围： 0110～