计算机设计与实践答案.ppt

计算机设计与实践;1. 课程简介;1.1 开设本课的目的;1.2 本课在课程结构中的地位;1.3 教学模式;1.4 课堂教学内容;1.5 实验教学内容-1;1.5 实验教学内容-2;1.6 课程考核;1.7 参考教材;1.8 如何学好这门课;2. FPGA与VHDL开发;2.1 为什么要掌握FPGA开发知识;2.2 未来的硬件设计工程;2.3 FPGA设计基本知识;2.4 FPGA开发基本流程;2.5 VHDL开发PLD/FPGA的流程;2.6 常用EDA工具;2.6 常用EDA工具;2.7 本课程使用的软件;2.8 学习VHDL的几点重要提示;不可综合举例;3. 基本的VHDL模型结构;一个最简单的VHDL程序;VHDL程序与C程序的对照;等价的逻辑电路;基本VHDL模型三要素： 库声明 列出了当前设计中需要用到的所有库文件 实体说明（Entity Declaration） 定义了设计单元的输入输出接口信号或引脚 结构体（Architecture Body） 描述了电路要实现的功能 ;3.1 库声明（library）;VHDL程序包;3.2 实体说明;3.2 实体说明;IN;模式为BUFFER的端口 BUFFER端口只能由VHDL程序内部的信号提供输入，不能由外部提供输入； BUFFER可以定义设计中的观察量，就像用示波器去观察一样，它可以采集被观察信号的任何变化，而不会在外界给它施加任何输入 模式为INOUT的端口 INOUT既可由VHDL程序内部的信号提供输入，也可由外部提供输入 INOUT可以定义一般的双向信号，如数据总线等信号;实体说明举例;VHDL程序与C程序的对照;3.3 结构体;说明语句 对数据类型、常数、信号、子程序和元件等元素的说明 并行语句 描述实体的逻辑行为 以各种不同的描述风格表达;VHDL程序与C程序的对照;Design Entity：实体;2选1多路选择器的VHDL描述;mux21a功能时序波形;4. VHDL语言要素;文字规则：数值、标识符数据对象：常量、变量、信号数据类型：标量型、复合型、向量型运算符：算术符、关系符、逻辑符等;4.1 文字规则;4.2 数据对象（Data Object）;4.2.1 数据对象 之 常量;4.2.2 数据对象 之 信号;4.2.3 数据对象 之 变量;信号与变量赋值语句功能比较;信号与变量赋值语句;【例2】 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF3 IS PORT ( CLK,D1 : IN STD_LOGIC ; Q1 : OUT STD_LOGIC); END ; ARCHITECTURE bhv OF DFF3 IS BEGIN PROCESS (CLK) VARIABLE A,B : STD_LOGIC ; BEGIN IF CLKEVENT AND CLK =1 THEN A:= D1; B := A; Q1 = B; END IF; END PROCESS ; END bhv;; 例1的RTL电路 例2的RTL电路 ;信号赋值和变量赋值的区别; p1的RTL电路;VHDL 3种数据对象的比较;4.3 数据类型（Data Type）;4.3.1 标量型数据类型;4.3.1 标量型数据类型;4.3.2 复合型数据类型;4.3.3 向量型（Vector）数据类型;4.4 VHDL操作符（Operator）;3.5 VHDL操作符;;VHDL操作符优先级