集成电路设计基础复习.docVIP

1. 在P衬底硅片上设计的PMOS管可以分为n+层、SiO2层、多晶硅层、金属层和N井层。 2. 在集成电路设计中，制造厂商所给的工艺中有R□为它成为（方块电阻）。 3. MOS管元件参数中的Cox是栅极单位面积所具有的（电容值）。 4. 对于NMOS而言，工作在饱和区中，其漏电流ID等于（），不能使用β或K来表示。 5. 对于PMOS而言，工作在饱和区中，其漏电流ID等于（），不能使用β或K来表示。 6. 对于工作在饱和区的NMOS而言，其gm等于（），只能有ID和过驱动电压表示。 7. 对于工作在饱和区的NMOS而言，其gm等于（），只能有ID、W、L以及工艺参数表示。 8. 根据MOS管特征曲线划分的四个工作区域，可以作为MOS电阻的区域为（深度三极管区）。 9. 根据MOS管特征曲线划分的四个工作区域中，可以作为电流源的区域为（饱和区）。 10. 对于NMOS而言，导电沟道形成，但没有产生夹断的外部条件为（VDS小于VGS-VTH）。 11. 差动信号的优点，能（有效抑制共模噪声），增大输出电压摆幅，偏置电路更简单和输出线性度更高。 12. 分析MOS共栅放大电路，其电流增益约等于（1）。 13. 差动信号的优点，能有效抑制共模噪声，增大输出电压摆幅，偏置电路更简单和（输出线性度更高）。 14. 共源共栅电流镜如下图所示，当VX电压源由大变小的过程中，M2和M3管，（M3）先退出饱和区。 1. 根据MOS管特征曲线划分的四个工作区域中，可以作为电流源的区域为（ B ）。 A 线性区 B 饱和区 C 截止区 D 三极管区 2. 根据MOS管特征曲线划分的四个工作区域中，可以作为MOS电阻的区域为（ A ）。 A 深度三极管区 B 饱和区 C 截止区 D 放大区 3．通常要形成N型半导体需要在本征半导体中掺入（ A ）杂质。 A 磷 B 硼 C 碳 D 铝 4．通常要形成P型半导体需要在本征半导体中掺入（ B ）杂质。 A 磷 B 硼 C 碳 D 铝 5. 在P衬底工艺下，PMOS管的导电沟道是由N井中的（ B ）形成的。 A 自由电子 B 空穴 C 负电荷 D 正电荷 6. 在P衬底工艺下，NMOS管的导电沟道是由P衬底的（ A ）形成的。 A 自由电子 B 空穴 C 负电荷 D 正电荷 7. 对于NMOS而言，工作在饱和区的外部条件为（ A ）。 A VGS大于VTH，VDS大于VGS-VTH B VGS大于VTH，VDS小于VGS-VTH C VGS小于VTH，VDS大于VGS-VTH D VGS小于VTH，VDS小于VGS-VTH 8. 对于NMOS而言，工作在三极管区的外部条件为（ B ）。 A VGS大于VTH，VDS大于VGS-VTH B VGS大于VTH，VDS小于VGS-VTH C VGS小于VTH，VDS大于VGS-VTH D VGS小于VTH，VDS小于VGS-VTH 9. 在集成电路设计中，由MOS管物理特性制作的MOS电容，导电沟道形成后，其电容值等于（ C ）。 A WCov B (2/3)WLCox+WCov C CoxWL D (1/2)WLCox+WCov 10. 在集成电路设计中，无源器件扩散电阻R= R□(L/W)，其中R□是由工艺（ A ）所决定的。 A 单位面积上的电阻 B 输出电阻 C 输入电阻 D 交流电阻 11. 下图为共模差分放大电路，M1和M2之间存在失配，下列哪种情况不会引入差模增益（ D ）。 A W/L失配 B VTH失配 C RD失配 D 尾电流源ISS的内阻不是无穷大 12. 电流镜如图所示，已知(W/L)1=(W/L)0，(W/L)2=2(W/L)0，(W/L)3=3(W/L)0，(W/L)4=4(W/L)0，问I1和I4的电流等于（ B ） A I1=IREF，I4= 4IREF B I1=IREF，I4= 8/3IREF C I1=2IREF，I4= 4/3IREF D I1=2IREF，I4= 2IREF 1. 用流程图的表达方式说明模拟集成电路的设计流程。 2. 说明下图差分放大电路的缺点，并画出改进后的差分电路图。 负载式共源放大电路如图所示，假定M1工作在饱和区，其特性参数为：W/L=50μm/1μm,μnCox=1.34×10-4A/V2,λ=0.05V-1。静态时的漏电流ID=2mA；RD=2kΩ；考虑沟道长度调制效应和体效应；求：（1）画出等效电路图；（2）计算小信号电压增益和输出电阻； GND gmVGS ro RD vin vout 2. 电路如图所示，已知(W/L)1=40，I1=1mA，I