第六章可編程逻辑电路.pptVIP

第六章 可编程逻辑电路;目录;最常用的可编程逻辑器件; 6-2 只读存储器(ROM);ROM分类;只读存储器ROM分类;ROM结构;ROM的工作原理;存储矩阵是一个“或”逻辑阵列;存储体或阵列可以画为：;地址译码：与阵列;PROM;8x4 ROM;512 x 8PROM芯片结构;ROM的应用;2、字扩展;用2片(32x8) ROM芯片扩展成 128x4 ROM;3、用存储器实现组合逻辑函数;电路图;【例2】;点阵图;4、字符发生器;RAM按着工作原理分为:;一、静态RAM的结构和工作原理 ; （1）静态存储单元 图中VT1～VT4构成RS触发器，用 以存储二进制信息。 VT5、VT6为门控管，其状态由行 线（Xi）决定。 Xi=1时，VT5、VT6导通， Q和 的状态送至位线（Bj、 ） 上。VT7、VT8是每列存储单 元的门控管，其状态取决于 列线Yj。Yj=1时，VT7、VT8 导通，数据端D、和位线接 通，并通过三态门G1～G3进 行读（输出）、写（输入） 等操作。 ; 由G1～ G3三个三态缓冲器构???读写控制电路。 时，G2、G3截止，G1导通，数据D送至I/O线上，进行读出； 时，G1截止，G2、G3导通，I/O线上的数据送入存储单元，进行写入。 ; 一个三MOS管动态单元，信息存储在VT2管的栅极电容Cg上，用Cg上的电压控制VT2的状态。 读字线控制VT2管， 写字线控制VT1管。VT4管是同列若干存储单元的写入时的预充管 ; 在进行读操作时，首先使位 线上的电容CD预充到VDD，然后 选通读字线为高电平，则VT3管 导通。如果Cg上的电压超过了 VT2管的开启电压，VT2和VT3 均导通，CD将通过VT2和VT3放 电到低电平。如果Cg上没有电荷VT2管截止，CD没有放电通路， 仍保持预充后的高电平。可见， 在读位线上获得的电平和栅极 电容Cg上的电平是相反的。通 过读出放大器可将读位线上的 电平数据送至存储器的输出端。; 在进行写操作时，控制写字线为高电平，使VT1管导通。由存储器输入端送来的信号传到写位 线，通过VT1管控制Cg 上的电位，将信息存储到Cg上。 因为Cg存在漏电，需要对 Cg上的信息定时刷新。可周 期性的读出Cg上信息到读位 线上，经过反相器，再对存 储单元进行写操作，即可完 成刷新。; 该电路中的预充电作用很重要，可以防止存储电容C1（或C2）上的电荷在数据读出时有损失，以免输出的高电平受破坏。;6-4 可编程逻辑器件概述;集成化的PLA;【例】;用16x8 ROM存储;用PLA存储;点阵图;存入信息表的PLA;PLA的特点;PLA应用举例;BCD码控制函数：;用PLA和D触发器组成的同步十进制计数器 ;如何通过PLA输出，而不是从触发器输出？;具有二—十进制和循环码变换功能的十进制计数器;【例2】;4位可变模数计数器;ROM ? PLA;结构;PAL画图的方式:;几种PLA的原理图;几种PLA的原理图;16R6型PAL产品;【例】; 实现双向移位功能的PAL;6-5 通用阵列逻辑GAL;典型GAL器件;OLMC结构:;6-6 现场可编程门阵列FPGA ;6.6.2 FPGA的编程 ;1.设计的输入 ;;例：用VHDL语言描述同步计数器。 ;library ieee;