EDA实验指导书2013.docVIP

PAGE  湖南工学院备课用纸 P PAGE  实验一 PROTEL 99原理图的绘制 实验目的 熟练掌握PROTEL99的基本操作。 学会绘制电路原理图。 掌握电路图的ERC校验、电路错误修改和网络表的生成。 实验内容（一） 新建文档，设置参数的基本操作。进入ADVANCED SCHEMATIC，新建一张原理图，并设置它的工作空间参数和文档参数。其中，电路图大小设置为A4，横向放置，标题栏选择标准标题栏，栅格大小均选为20mil。 装入元器件库。执行相关命令，装入元器件库 绘制电路,按照如图1-1所示，绘制震荡电路的原理图，电阻的封装使用AXIAL0.4，电容的封装采用RAD0.2，电感的封装采用RAD0.3，三极管的封装采用TO-5，晶振的封装采用XTAL1，完成后将文件存盘。 （4）对完成的电路图进行ERC校验，若有错误，则加以改正，直到校验无误后，存盘。 （5）对修改后的电路图进行编译，产生网络表文件，将网络表文件存盘后退出。 4．思考题 为什么要给元器件定义封装形式？是否所有原理图中的元器件都要定义封装形式？ 放置元器件时系统提示没有打开元器件库，应如何解决？ 使用网络标号时应注意哪些问题？ 总线和一般连线有何区别？使用中应注意哪些问题？ 实验二 PCB板的制作 1.实验目的 (1)熟练掌握PCB 的基本操作。 (2)基本掌握PCB元器件库的编辑方法。 (3)掌握单面板的制作。 2.实验内容 (1)进入SCH ，打开在实验1中己完成的电路的原理图1-2,设置好电路图中各元器件的封装，执行相关菜单命令，生成此电路图的网络表。 (3)新建一个PCB文件,打开标准元器件库,设置好工作空间参数和文档参数,保存. (4)在禁止布线层上绘制电路版图的边框,给边框加上尺寸标注. (5)调入电路的网络表,通过自动布局以及人工调整的方法，合理布局元器件，布局调整时应尽量减少飞线交叉。 (7)设置设计规则，电源以及接地线要求的铜膜线宽最小为30mil,最大为40mil,其余的线宽均为10mil. (8)执行手工与自动布线相结合。 (9)在PCB 中，生成此电路板图的网络表，重新回到SCH 中，与原理图的网络表进行比较，若发现不符，寻找原因，加以改正。 (10)进行DRC检查，生成报告文件，若有错误，则加以修改。 (12)给电路板图加上铺铜，铺铜与地相连，并且去除死铜，最后完成的印制电路板图如图2-1所示。 (13)将文件存盘退出. 实验三 有时钟使能的两位十进制计数器原理图输入设计 实验目的 掌握带有时钟输入的数字电路原理图输入设计方法； 进一步掌握时序波形的真； 了解VHDL初步的基本知识。 实验原理与步骤 实验步骤见第五章第一节介绍的方法。 电路设计原理如下： 频率计设计的基本步骤与上一个实验介绍的完全一样，只是需要考虑从哪一个电路模块开始。 图3-1 用74390设计一个有时钟使能的两位十进制计数器原理 图3-3 从Help中了解74390的详细功能 图3-2 调出元件74390 1、设计电路原理图，频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。为此这里拟用一个双十进制计数74390和其它一些辅助元件来完成。电路原理图如图2-1所示。图中，74390连接成两个独立的十进制计数器，待测频率信号clk通过一个与门进入74390的计数器1的时钟输入端1CLKA，与门的另一端由计数使能信号enb控制：当enb = 1 时允许计数；enb = 0 时禁止计数。计数器1的4位输出q[3]、q[2]、q[1]和q[0]并成总线表达方式即q[3..0]，由图2-1左下角的OUTPUT输出端口向外输出计数值，同时由一个4输入与门和两个反相器构成进位信号进入第2个计数器的时钟输入端2CLKA。 第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4]，总线输出信号是q[7..4]。这两个计数器的总的进位信号，即可用于扩展输出的进位信号由一个6输入与门和两个反相器产生，由cout输出。clr是计数器的清零信号。 2、计数器电路实现，在此首先从实现图3-1所示的电路的绘制和测试开始，用鼠标双击“Enter Symbol”窗中Symbol Libraries栏的e:\maxplus2\max2lib\mf的宏功能元件库，于是可以在Symbol Files栏中看到绝大多数74系列的元件（图3-2）。这些器件的详细功能及其它们的逻辑真值表可以通过