7综合实验.doc

PAGE  PAGE 146 7 综合实验 7.1 报时式数字时钟制作实验 实验目的 综合运用数字逻辑及系统设计知识，提高选择元器件的能力和解决实际问题的能力。 2．实验原理 在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事及旅行带来烦恼。本实验要求设计一台报时式数字时钟。具体要求： （1）采用12小时制计时方式。 （2）整点时能自动报时，报时频率用1kHz推动扬声器，扬声器发声次数应与整点小时数一致，例如时间是9点整，扬声器应响九次；时间是12点整，扬声器应响十二次，其余类推。 （3）有分、时有校正功能。仪器原理框图如图7-1-1所示。 图7-1-1 报时式数字钟原理框图 3．实验电路 时基电路是数字钟精度的关键，为保证走时精确应采用晶体振荡器，但实验中为简单起见采用环形振荡器，电路如图7-1-2所示。环形振荡器的振荡频率f≈1/(3 R’C)，R’=R+R1。调节W1可改变输出频率，在实际电路中,R1应取100kΩ~1MΩ之间，电容应大于几十皮法，否则电路不易起振。 （1）分频器Ⅰ 它的功能是将10kHz脉冲经分频变成1kHz，分频数N是10。能够实现10分频的电路形式很多，可以利用74LS90的8421BCD码的QD输出，也可以利用74LS160的Q3或者是74LS161进行十分频输出的CO脉冲，但这几种方法输出脉冲的占空比分别为1：4、1：4和1：9。为了得到对称方波，可用74LS90实现5421BCD码计数器，或用74161实现余三BCD码计数器。74LS90的5421码计数状态转换表列于表7-1-1，电原理图和波形图分别如图7-1-3(a)、(b)所示。 图7-1-2 时基发生器电原理图 图7-1-3 74LS90的十分频电原理图及波形图 表7-1-1 图7-1-3中计数器状态真值表 QAQDQCQBCP00000CP10001CP20010CP30011CP40100CP51000CP61001CP71010CP81011CP91100（2）分频器Ⅱ 分频器Ⅱ???输入脉冲是1kHz、输出脉冲是1Hz，所以其分频数N是1000，可以采用三片十进制计数器串接实现N=1000的分频功能。十进制计数器的器件类型选择与分频器Ⅰ的类型相同，以符合电路选用集成芯片种类尽可能少的原则。 （3）秒计数器和分计数器 秒、分计数器都是六十进制。为显示译码方便起见，希望计数状态以8421BCD码表示，所以必须采用两个计数器串接，个位计数器以十进制变化，十位计数器以六进制变化，可以都采用74LS90实现。分计数器要求有校时功能，参考电路原理如图7-1-4所示。其中G1、G2和K1组成一控制门，当开关K1在（2）位置时，G2门被封锁，G1门的（1）端悬空为“1”，分时钟脉冲通过G1和或门，使分计数器开始计数。当开关K1在（1）位置时，分时钟被G1门封锁，而A点信号通过G2和或门，使分计数器开始计数。G3、G4组成单脉冲信号发生器，每按一次K2，在A点产生一单脉冲，此脉冲作为校正脉冲信号源。时校正电路与分校正电路相同，故不再给出。 图7-1-4 分校正电路 （4）控制器 控制器的功能是控制扬声器整点自动报时，例如3点整时扬声器鸣响3次。要求报时时扬声器每响一次时间为0.5s，停的时间也为0.5s。图7-1-5（a）、(b)是报时控制部分框图和时序图。 由框图7-1-5（a）可见，小时时钟脉冲信号在触发小时计数器的同时也置位自动报时电路的RS触发器，触发器输出C为高电平，使报时计数器的控制端P有效，报时计数器开始对秒脉冲计数。当报时计数器输出端的数值与小时计数器输出端的数值相等（A0~A4=B0~B4）时，5位数据比较器A=B输出端为高电平，报时计数器清零，同时RS触发器复位。控制时序如图7-1-5 (b)所示。RS触发器输出端C的高电平宽度等于该时刻的小时数n乘秒脉冲的周期。因为秒脉冲为50%占空比的信号，当触发器输出为“1”且秒脉冲为高电平时，扬声器控制器输入1kHz信号使扬声器鸣响，实现整点自动报时。 实验预习要求 （1）掌握报时式数字钟各部分工作原理，结合实验要求，根据实验条件许可，选择有关器件，设计出既能实现设计要求，又可节省器材的实验电路。 （2）查阅有关器材的逻辑功能，列出元器件清单。以附录形式列出所用器材的引脚图及其功能表。 实验内容及步骤 根据实验原理中提供的参考单元电路、控制电路框图和时序图，作出报时计数器的完整电路图，并选择元器件，然后在实验箱上实现报时式时钟。 在设计完整电路时亦可自行选择器件设计电路。设计小时计数器时应注意小时显示