数电减法计数器无效态010011总汇.docxVIP

PAGE  PAGE 22 目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc392503895 1课程设计的目的与作用  PAGEREF _Toc392503895 \h 1  HYPERLINK \l _Toc392503896 2 课程设计的任务  PAGEREF _Toc392503896 \h 1  HYPERLINK \l _Toc392503897 3电路设计方案  PAGEREF _Toc392503897 \h 1  HYPERLINK \l _Toc392503898 3.1 六进制同步减法计数器设计电路的理论分析  PAGEREF _Toc392503898 \h 1  HYPERLINK \l _Toc392503899 3.1.1设计的总体框图  PAGEREF _Toc392503899 \h 1  HYPERLINK \l _Toc392503901 3.1.2时钟方程、输出方程和状态方程  PAGEREF _Toc392503901 \h 2  HYPERLINK \l _Toc392503902 3.1.3逻辑电路图  PAGEREF _Toc392503902 \h 5  HYPERLINK \l _Toc392503903 3.1.4仿真结果  PAGEREF _Toc392503903 \h 5  HYPERLINK \l _Toc392503904 3.2串行序列发生电路设计  PAGEREF _Toc392503904 \h 8  HYPERLINK \l _Toc392503905 3.2.1设计的总体框图  PAGEREF _Toc392503905 \h 8  HYPERLINK \l _Toc392503906 3.2.2建立原始状态图，求时钟方程，状态方程，驱动方程  PAGEREF _Toc392503906 \h 8  HYPERLINK \l _Toc392503907 3.2.3逻辑电路图  PAGEREF _Toc392503907 \h 11  HYPERLINK \l _Toc392503908 3.2.4仿真结果  PAGEREF _Toc392503908 \h 12  HYPERLINK \l _Toc392503909 3.3二十四进制计数器电路设计  PAGEREF _Toc392503909 \h 15  HYPERLINK \l _Toc392503910 3.3.1设计的总体框图  PAGEREF _Toc392503910 \h 15  HYPERLINK \l _Toc392503911 3.3.2输出方程，状态方程，驱动方程  PAGEREF _Toc392503911 \h 16  HYPERLINK \l _Toc392503912 3.3.3逻辑电路图  PAGEREF _Toc392503912 \h 17  HYPERLINK \l _Toc392503913 3.3.4仿真结果  PAGEREF _Toc392503913 \h 17  HYPERLINK \l _Toc392503914 4设计总结和体会  PAGEREF _Toc392503914 \h 18  HYPERLINK \l _Toc392503915 5参考文献  PAGEREF _Toc392503915 \h 19  1课程设计的目的与作用 随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。 2 课程设计的任务 1、六进制同步减法计数器（无效态：010，011） 2、串行序列发生器（检测序列：101110） 3、二十四进制同步加法计数器 3电路设计方案 3.1 六进制同步减法计数器设计电路的理论分析 3.1.1设计的总体框图 cp 三位二进制同步减法计数器 图1 1.原始状态图的建立： 所给无效状态为010,011，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图2所示： 111 /0 110 /0 101