第6章触发器和时序电路8.docVIP

PAGE 184 PAGE 183 第六章 时序逻辑电路 内容提要 本章介绍一种新的逻辑部件--触发器，触发器具有“记忆”功能的逻辑部件，它是构成时序逻辑电路的基本单元。本章首先介绍基本RS触发器的组成原理、特点和逻辑功能。然后讨论能够防止“空翻”现象的主从触发器和边沿触发器。同时，较详细地讨论RS触发器、JK触发器、D触发器、T触发器、T＇触发器的逻辑功能及其描述方法。时序逻辑电路简称时序电路。本章首先介绍时序逻辑电路的基本概念、特点及时序逻辑电路的一般分析、设计方法。然后重点讨论典型时序逻辑部件计数器和寄存器的工作原理、逻辑功能、集成芯片及其使用方法及典型应用。最后简要介绍异步时序逻辑电路的设计方法。 §6.1 基本触发器 1.教学要求 (1)掌握基本触发器的逻辑功能及其功能描述方法。 (2)熟练掌基本触发器电路的时序图画法。 2.教学时数 2个课时 3.教学内容 6.1.1 触发器的基本概念 在数字电路中，基本的工作信号是二进制数字信号和两状态逻辑信号，而触发器就是存放这些信号的单元电路。由于二进制数字信号只有O、1两个数字符号，二值逻辑信号只有O、1两种可能取值，即都具有两状态性质。所以对作为存放这些信号的单元电路触发器的基本要求是： (1)应该具有两个稳定状态:O状态和1状态，以正确表征其存储的内容； (2)能够接收、保存和输出信号。 触发器接收输入信号之前的状态叫做现态，用Qn表示触发器接收输入信号之后的状态叫做次态，用Qn+1表示。现态和次态是两个相邻离散时间里触发器输出端的状态。综上，触发器的定义是能够接受O状态和1状态信息，在一定条件下可以存储、可以刷新原存储的内容的一类逻辑电路。 6.1.2 触发器的分类 触发器的分类方法很多，按照电路结构和工作特点不同，有基本触发器、同步触发器、主从触发器和边沿触发器之分。 基本触发器：在这种电路中，输入信号是直接加到输入端的。它是触发器的基本电路结构形式，是构成其它类型触发器的基础。触发器的输入端不含CP。 同步触发器：在这种电路中，输入信号是经过控制门输入的，而管理控制门的则是叫做时钟脉冲的CP信号，只有在CP信号到来时，输入信号才能进入触发器，否则就会被拒之门外，对电路不起作用。 主从触发器：为了克服同步触发器存在的缺点，经改进便得到了主从触发器。在这种触发器中，先把输入信号接收进主触发器，然后再传送给从触发器并输出，整个过程是分两步进行的，具有主从控制特点。 边沿触发器：为了进一步解决主从触发器存在的问题，从而出现了边沿触发器，在这种触发器中，只有在时钟脉冲的上升沿或下降沿时刻，输入信号才能被接收，虽然边沿触发器有好几种不同的电路结构形式，但边沿控制却是它们的共同特点。 按照在时钟脉冲控制下逻辑功能的不同，时钟触发器可分成RS型触发器、JK型触发器、D型触发器、型触发器和型触发器。这种分类是针对时钟触发器而言的。 实际上，同步触发器、主从触发器、边沿触发器，都是在时钟信号CP脉冲操作下工作的，都是时钟触发器。不过，在这里约定，时钟触发器仅限于主从触发器和边沿触发器，也就是说，这里讲的时钟触发器不包括同步触发器。此外，还有其它一些分类方法，例如，按电路使用开关元件不同有TTL触发器和CMOS触发器等之分，按是否集成有分立元件触发器和集成触发器之分等。 6.1.3 与非门组成的基本RS触发器 1.电路结构 用与非门组成的基本RS触发器电路结构特点是两个与非门的输入输出端交叉耦合。它与组合电路的根本区别在于电路中有反馈线。 图6-1-1 与非门组成的基本RS触发器 G G 1 2 (a) 逻辑图 (b)逻辑符号 逻辑符号 R R S S Q Q Q Q 它有二个输入端R、S，有两个输出端Q、。一般情况下，Q、是互补的。定义：当Q＝1，＝0时，称为触发器的1状态； 当Q＝0，＝1时，称为触发器的0状态。 2.逻辑功能表 用与非门组成的基本RS触发器的逻辑功能见表6-1-1。 可见，触发器的新状态Qn+1（也称次态）不仅与输入状态有关，也与触发器原来的状态Qn（也称现态或初态）有关。 表6-1－1 与非门组成的基本RS触发器逻辑功能表 R SQnQn+1功能说明0 0 0 0 1× ×不稳定状态1 0 10 10 0置0（复位）0 1 0 0 1 1 1 置1（置位）1 1 1 0 1 0 1保持原状态 与非门组成的基本RS触发器的特点是： ① 有两个互补的输出端，有两个稳态。 ② 有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 ③ R为复位输入