2015全国电设E题——基于锁相环的简易频谱仪材料.docxVIP

 PAGE \* MERGEFORMAT 10 80MHz～100MHz频谱分析仪（E题） 【本科组】 摘 要 本系统采用MSP430F5529为主控器件，采用锁相环频率合成芯片ADF4110、三阶RC低通滤波器和压控振荡芯片MAX2606实现稳定的本振源，产生本征频率在90MHz～110MHz的恒定正弦信号；采用乘法器AD835实现对输出信号幅度的调整；同样采用AD835实现被测信号与本征信号的混频，经过低通滤波得到混频后的低频量由单片机上的ADC进行采样，能在80MHz～100MHz频段内扫描并显示信号频谱和主信号频率，并且够测量全频段内部分杂散频率的个数。经测试，本系统实现了题目要求的全部功能，且人机交互友好。 关键词：锁相环 ；ADF4110；频谱仪；  一、方案论证 （一）方案比较与选择 1.基于锁相环的本振源 方案一：采用MC145152+MC12022+MC1648L构成的锁相环电路 MC145152芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片，需要配合前置分频器MC12022和压控振荡器MC1648及环路滤波器共同组成稳定的锁相环频率合成电路，最高可以达到225MHZ的输出。 方案二：采用ADF4110+MAX2606构成的锁相环路。 ADF4110芯片是ADI公司生产的内部集成了数字鉴频鉴相器和编程预分频器的PLL芯片，其最高工作频率可达550MHz,集成度高，只需外接一个环路滤波器和VCO即可完成一个完整的锁相环系统，VCO选择MAX2606，输出频率为70-150MHz，满足题目要求。 方案选择：方案一外围电路更为复杂，增大了调试难度；方案二中电路集成度高，而且所有参数都通过三线接口实时配置调整，芯片体积，消耗功率都更小。综合考虑，选择方案二。 2.混频电路 方案一：三极管混频电路。利用三极管的非线性特性，本征信号和被测信号通过三极管混频电路产生不同组合的频率分量，再通过LC中频带通滤波实现混频 方案二：采用模拟乘法器AD835。其基本功能是实现W=XY+Z，该乘法器芯片可以实现250MHz 范围内信号的混频。将本振信号和输入信号相乘得到二者频率的和差信号，达到混频的效果 方案选择：由于方案亿中用到了分立元件三极管，电路中容易产生非线性失真，同时，相对于数字电路来说，该电路性能也不是很稳定。方案二外围电路简单，调试方便，而且电路性能要优于采用三极管实现的混频器电路，因此，采用方案二实现混频。 （二）系统方案描述 系统框图如图1所示。该系统由基于锁相环的本振源、混频器、低通滤波器，频谱测量几部分组成。由PLL芯片ADF4110，VCO芯片MAX2606等组成的锁相环频率合成器产生本振信号，经过乘法器实现幅度可调后输出80~110Mhz ,幅度在10~100mV的信号。在本振信号输出后加一级10倍的固定增益放大电路，放大后的本振信号和信号源产生的被测信号经过乘法器混频后，再经过低通滤波器滤除高频分量，单片机AD采样经过LPF的信号后根据幅值大小将信号频谱及中心频率显示在屏幕上。 图1 系统方案框图 二、理论分析与计算 （一）系统原理 1.锁相环频率合成原理 锁相环式数字频率合成信号的原理如图2框图所示： 图2锁相环式数字频率原理 设晶振输出频率为fr,要求的频率分辨率为△f。 由 fo= 则 △f=fo(n+1)-fo(n)= -= fmin fo fmax NminNNmax 即通过单片机改写寄存器的数据值，来改变分频系数即可得到不同的输出频率值。 2.频谱测量原理 设信号源输出的待测信号为： V1=Acos(w1t) 本振源产生的本征信号为： V2=Kcos(w2t) 经过乘法器后： V3=Acos(w1t)* Kcos(w2t)=AK[cos(w1-w2)t+cos(w1+w2)t] 经过LPF后，滤除了频率为w1+w2的高频分量，只得到w1-w2的低频量： V4=AKcos(w1-w2)t 当w1=w2时，V4为直流量且幅度最大为AK，此时的频率w2即为被测信号的频率，待测信号源电压幅度为，因此为了能达到直流采样的设计，我们将本振源的频率输出范围做成80~110 MHz，提高了题目的频率要求。 (二)滤波器设计 1.锁相环内低通滤波器 由于ADF4110中已经集成了大部分的模块，因此只需要设计鉴相器与压控振荡器之间的环路滤波器和VCO就可以完成整个锁相环电路的设计。环路滤波器采用三阶无源低通滤波器。这样的结构可以提高环路滤波器的稳定性，同时也可以滤除压控振荡器直流控制电压带来的纹波噪声，并且进一步减少杂散。 2R3C结构