实验2半加器-全加器电路设计实现.pptVIP

下载本文档

15
0
约小于1千字
约 10页
2017-04-25 发布于北京
举报
版权申诉

实验2半加器-全加器电路设计实现.ppt

1、本文档共10页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实验2半加器-全加器电路设计实现

实验2 半加器、全加器的电路设计实现 1、实验目的 2、实验设备及器件 3、实验内容 3.1 半加器功能测试 3.1半加器功能测试 3.2 全加器逻辑功能测试 3.3 半加器电路设计 3.4 16位算术/逻辑运算电路设计 4、作业 * 1 掌握组合逻辑电路的功能测试。 2 用与非门、或非门设计实现半加器和全加器。数字万用表数字电路实验箱集成电路 74LS00 4-2输入与非门 74LS04 6非门 74LS86 4-2输入异或门 74LS381 集成算术/逻辑单元 C 1 1 S B A 0 1 1 0 0 0 输出输入 1 2 3 4 6 5 1 2 3 4 6 5 9 8 10 1 0 1 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 Ci 0 0 B 0 0 Si C A 1 0 输出输入全加器逻辑功能测试（1）用与非门实现逻辑电路图。（2）自拟表格验证。设计要求：（1）运算位数：16位（2）进行算术和逻辑运算。 1.完成实验总结报告。 2.预习实验3编码器、译码器和数据选择器的应用。 3.设计电路并搭制电路。