数字化DPSK调制解调器的研究jon-kon.pdfVIP

数字化 DPSK 调制解调器的研究 北京锦坤科技有限公司 摘要现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直 是人们研究的一个重要方向。讨论和仿真实现了基于 FPGA 的数字化 DPSK 调制解调系统。用 Altera 公司 的 FPGA 开发平台 Quartus II 3.0 实现了一个对基带信号的 DPSK 调制解调系统模型的仿真。 关键词:调制解调 DPSK 现场可编程门阵列( FPGA) Quartus II 中图法分类号 TN919.6; 文献标识码 B 现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人 们研究的一个重要方向。一个系统的通信质量, 很大程度上依赖于所采用的调制方式。因此,对调制方式的 研究, 将直接决定通信系统质量的好坏[1, 2]。随着超大规模集成电路的发展, 尤其是微电子技术和计算机 技术的迅猛发展和广泛应用, 数字化成为目前通信技术发展的趋势, 它具有可靠性高、灵活性强、易大规模 集成等优点, 日益受到重视。目前, 数字化的手段主要有专用集成电路(ASIC) 和通用数字信号处理器 (DSP) 。现场可编程门阵列( FPGA) 提供了实现数字信号处理的第三种解决方案, 它结合了以上两种方式 的优势, 具有开发周期短、设计方案修改方便、成本低、投资不存在风险问题等[3]。本设计选用了 Altera 公司的 APEX20KE 系列的 FPGA 芯片来实现设计。 作为 Altera 的新一代开发软件, Quartus II 具有简单易学、易用、可视化、集成化设计环境等优点。Quartus II 支持 VHDL、Verilog HDL 及 AHDL 等多种描述语言。其中 VHDL 和 Verilog HDL 因适合标准化的发展方 向而最终成为 IEEE 标准。与 VHDL 相比,Verilog HDL 更容易掌握, 并且完成同一功 Verilog HDL 的程序条 数一般仅为 VHDL 的 1/3。而且 VerilogHDL 语言可读性强, 易于修改和发现错误[4]。本设计 采用 Verilog HDL 语言来完成调制解调器的模型设计和仿真。本文是某图像传输扩频系统方案的一部分。 研究内容为采用 DPSK 方式完成通信信号的调制解调模型, 对扩频和解扩部分不作具体研究, 只利用解扩 部分产生的位同步信号作为本设计中积分猝灭模块的控制信号。在发射子系统中, 首先对基带信号进行差 分编码, 然后完成 PSK 调制, 即 DPSK 调制。PSK 调制实际上是由乘法器完成的, 它将差分编码器输出的 数据与来自数控振荡器 NCO 的载波相乘, 输出的是数字化的已调信号, 在整体系统设计中该信号经数模转 换后作为中频输出信号[5]。发射子系统模块如图 1。 接收子系统是一个相对复杂的数字信号处理系统, 它要完成数字中频信号到基带的变换、差分译码和判决 输出以及完成自动频率控制。将接收到的经过了模数转换处理的已调数字中频信号分成正交两路,